引論：我們為您整理了13篇數字電路設計論文范文，供您借鑒以豐富您的創作。它們是您寫作時的寶貴資源，期望它們能夠激發您的創作靈感，讓您的文章更具深度。

篇1

三電平（ThreeLevel，TL）整流器是一種可用于高壓大功率的PWM整流器，具有功率因數接近1，且開關電壓應力比兩電平減小一半的優點。文獻[1]及[2]提到一種三電平Boost電路，用于對整流橋進行功率因數校正，但由于二極管整流電路的不可逆性，無法實現功率流的雙向流動。文獻[3]，[4]及[5]提到了幾種三電平PWM整流器，盡管實現了三電平，但開關管上電壓應力減少一半的優點沒有實現。三電平整流器盡管比兩電平整流器開關數量多，控制復雜，但?具有兩電平整流器所不具備的特點：

1）電平數的增加使之具有更小的直流側電壓脈動和更佳的動態性能，在開關頻率很低時，如300～500Hz就能滿足對電流諧波的要求；

2）電平數的增加也使電源側電流比兩電平中的電流更接近正弦，且隨著電平數的增加，正弦性越好，功率因數更高；

3）開關的增加也有利于降低開關管上的電壓壓應力，提高裝置工作的穩定性，適用于對電壓要求較高的場合。

1TL整流器工作原理

TL整流器主電路如圖1所示，由8個開關管V11～V42組成三電平橋式電路。假定u1=u2=ud/2，則每只開關管將承擔直流側電壓的一半。

以左半橋臂為例，1態時，當電流is為正值時，電流從A點流經VD11及VD12到輸出端；當is為負值時，電流從A點流經V11及V12到輸出端，因此，無論is為何值，均有uAG=uCG=＋ud/2，D1防止了電容C1被V11(VD11)短接。同理，在0態時，有uAG=0；在－1態時，有uAG=uDG=－ud/2，D2防止了電容C2被V22(VD22)短接。

右半橋臂原理類似，因此A及B端電壓波形如圖2所示，從而在交流側電壓uAB上產生五個電平：＋ud，＋ud/2，0，－ud/2，－ud。

每個半橋均有三種工作狀態，整個TL橋共有32=9個狀態。分別如下：

狀態0(1,1)開關管V11，V12，V31，V32開通，變換器交流側電壓uAB等于0，電容通過直流側負載放電，線路電流is的大小隨主電路電壓us的變化而增加或減小。

狀態1(1,0)開關管V11，V12，V32，V41開通，交流側輸入電壓uAB等于ud/2，輸入端電感電壓等于us－u1。電容C1電壓被正向(或反向)電流充電(u1<us，或放電us<u1)，C2通過直流側負載放電。

狀態2(1,－1)開關管V11，V12，V41，V42開通，輸入電壓uAB=ud，正向(或反向)電流對電容C1及C2充電(或放電)，由于輸入電感電壓反向，電流is逐漸減小。

狀態3(0,1)開關管V12，V21，V31，V32開通，交流側輸入電壓uAB等于－ud/2，輸入電感上電壓等于us＋u1。電容電壓被正向(或反向)電流充電(或放電)。

狀態4(0,0)開關管V12，V21，V32，V41開通，輸入端電壓為0，電容通過直流側負載放電，線路電流is的大小隨主電路電壓us的變化而增加或減小。

狀態5(0,－1)開關管V12，V21，V41，V42開通，交流側電壓為ud/2，正向(或反向)電流對電容C2充電(或放電)，電容C1通過負載電流放電。

狀態6(－1,1)開關管V21，V22，V31，V32開通，uAB=－ud，正向(或反向)線電流對兩個電容C1及C2充電(或放電)，由于升壓電感電壓正向，線電流將逐漸增加。

狀態7(－1,0)開關管V21，V22，V32，V41開通，交流側電壓電平為－ud/2，正向(或反向)電流對電容C2充電(或放電)，電容C1通過負載電流放電。

狀態8(－1,－1)開關管V21，V22，V41，V42開通，輸入端電壓為0，升壓電感電壓等于us，兩個電容C1及C2均通過負載電流放電。電流is根據電壓us的變化而增加(或減小)。

2硬件電路設計

從圖2可以看出，在輸入電壓頻率恒定的情況下，要在變換器交流側產生一個三電平電壓波形，輸入電壓一個周期內應定義兩個操作范圍：區域1和區域2，如圖3所示。

在區域1，電壓大于－ud/2，并且小于ud/2，在電壓uAB上產生三個電平：－ud/2，0，ud/2。同理，在區域2，電壓絕對值大于ud/2，并小于直流側電壓ud，在電壓正半周期(或負半周期)上產生兩個電平：ud/2和ud(或－ud/2和－ud)。相應電平的工作區域如表1所列。

表1相應電平的工作區域

工作區域

1

2

1

2

us>0

us<0

us>0

us<0

高電平

ud/2

ud

－ud/2

低電平

－ud/2

ud/2

－ud

為方便控制，這里定義兩個控制變量SA及SB，其中

根據表1可以設計一個開關查詢表，如表2所列，將其存儲在DSP中，當進行實時控制時，便可根據輸入電壓、電流信號，從表中查詢所需采取的開關策略。

表2查詢表

SA

SB

V11

V12

V21

V22

V31

V32

V41

V42

uAB

1

1

1

1

1

1

1

1

1

1

1

ud/2

1

－1

1

1

1

1

ud

1

1

1

1

1

－ud/2

1

1

1

1

－1

1

1

1

1

ud/2

－1

1

1

1

1

1

－ud

－1

1

1

1

1

－ud/2

－1

－1

1

1

1

1

整個控制系統以一片DSP為核心，控制框圖如圖4所示。

鎖相環電路產生一個與電源電壓同相位的單位正弦波形，ud的采樣信號通過低速電壓外環調節器進行調節，電流is的采樣信號通過高速電流內環G1進行調節，電容C1端直流電壓u1與電容C2端直流電壓u2分別通過兩個PI調節器進行調節，補償環G2用于補償兩只電容電壓的不平衡。

檢測的線電流命令is與參考電流is＊比較，產生的電流誤差信號送至電流內環G1，以跟蹤電源電流變化，產生的線電流波形將與主電壓同相位。

3軟件設計

系統采用兩個通用定時器GPT1及GPT2來產生周期性的CPU中斷，其中GPT1用于PWM信號產生、ADC采樣和高頻電流環控制(20kHz)，GPT2用于低頻電壓環的控制(10kHz)，兩者均采用連續升/降計數模式。低速電壓環的采樣時間為100μs，高速電流環采樣時間為50μs。中斷屏蔽寄存器IMR，EVIMRA和EVIMRB使GPT1在下降沿和特定周期產生中斷，GPT2則僅在下降沿產生中斷。

整個程序分為主程序模塊、初始化模塊、電流控制環計算模塊、電壓控制環計算模塊、PWM信號產生模塊等五大部份。程序流程如圖5所示。

4仿真結果及實驗

篇2

nRF902是一個單片發射器芯片，工作頻率范圍為862～870MHz的ISM頻帶。該發射器由完全集成的頻率合成器、功率放大器、晶體振蕩器和調制器組成。由于nRF902使用了晶體振蕩器和穩定的頻率合成器，因此，頻率漂移很低，完全比得上基于SAW諧振器的解決方案。nRF902的輸出功率和頻偏可通過外接電阻進行編程。電源電壓范圍為2.4～3.6V，輸出功率為10dBm，電流消耗僅9mA。待機模式時的電源電流僅為10nA。采用FSK調制時的數據速率為50kbits/s。因此，該芯片適合于報警器、自動讀表、家庭自動化、遙控、無線數字通訊應用。

2引腳功能和結構原理

nRF902采用SIOC-8封裝，各引腳功能如表1所列。

表1nRF902的引腳功能

引腳端符號功能

1XTAL晶振連接端/PWR-UP控制

2REXT功率調節/時鐘模式/ASK調制器字輸入

3XO8基準時鐘輸出（時鐘頻率1/8）

4VDD電源電壓（+3V）

5DIN數字數據輸入

6ANT2天線端

7ANT1天線端

8VSS接地端（0V）

圖1所示是nRF902的內部結構，從圖中可以看出：該芯片內含頻率合成器、功率放大器、晶體振蕩器和調制器等電路。

通過nRF902的天線輸出端可將平衡的射頻信號輸出到天線，該引腳同時必須通過直流通道連接到電源VDD，電源VDD可通過射頻扼流圈或者環路天線的中心接入。ANT1/ANT2輸出端之間的負載阻抗為200～700Ω。如果需要10dBm的輸出功率，則應使用400Ω的負載阻抗。

調制可以通過牽引晶振的電容來完成。要達到規定的頻偏，晶振的特性應滿足：并聯諧振頻率fp應等于發射中心頻率除以64，并聯等效電容Co應小于7pF，晶振等效串聯電阻ESR應小于60Ω，全部負載電容，包括印制板電容CL均應小于10pF。由于頻率調制是通過牽引晶振的負載（內部的變容二極管）完成的，而外接電阻R4將改變變容二極管的電壓，因此，改變R4的值可以改變頻偏。

將偏置電阻R2從REXT端連接到電源端VDD對可輸出功率進行調節。nRF902的工作模式可通過表2所列方法進行設置。

表2nPF902的工作模式設置

引腳

工作模式XTALREXTXO8DIN

低功耗模式（睡眠模式）GND---

時鐘模式VDDGNDVDD-

ASK模式VDDASK數據VDD或者GNDVDD

FSK模式VDDVDDVDD或者GNDFSK數據

在FSK模式時，調制數據將從DIN端輸入，這是nRF902的標準工作模式。

ASK調制可通過控制REXT端來實現。當R2連接到VDD時，芯片發射載波。當R2連接到地時，芯片內部的功率放大器關斷。這兩個狀態可用ASK系統中的邏輯“1”和邏輯“0”來表示。在ASK模式，DIN端必須連接到VDD。

時鐘模式可應用于外接微控制器的情況，nRF902可以給微控制器提供時鐘。它可在XO8端輸出基準時鐘，XO8端輸出的時鐘信號頻率是晶振頻率的1/8。如晶振頻率為13.567MHz，則XO8輸出的時鐘信號頻率為1.695MHz。

在低功耗模式（睡眠模式），芯片的電流消耗僅10nA。在沒有數據發射時，芯片可工作在低功耗模式以延長電池的使用時間。電路從低功耗模式轉換到發射模式需要5ms的時間，從時鐘模式轉換到發射模式需要50μs的時間。

篇3

在教學過程中，具備數字系統設計實踐工程能力，涉及相關數字系統課程體系教學與實踐，在各高校的電氣、電子信息類專業中，數字電路是一門專業基礎課程，隨著數字技術應用領域的不斷擴大，在后續專業課程中，顯而易見，隨著電子產品數字化部分比重增大，它在數字系統設計中基礎性地位越來越突出。

因此，培養適合現代電氣、電子、信息技術發展的卓越人才，創新數字電路的課程幾次理論與工程實踐教學迫在眉睫。

根據我校近幾年電氣、電子課堂教學的實踐情況，數字電路課程應該以面向應用的數字電路設計為核心，在熟練掌握基本電路教學內容的基礎上引入先進的數字系統設計方法的課程教學和實踐內容。

工程實踐過程中，逐步從自底向上的設計方法逐步轉變到自頂向下的設計方法中來，以教師科研應用來拓展，以全面培養優秀數字設計卓越技術人才[1]。

2探索構建數字電路教學中的多層次的創新實踐平臺

2.1多層次的數字電路創新實驗平臺構思。

面向卓越人才培養的數字電路課程創新實踐教學，可以分層次進行在各個教學階段逐步推進，包括：面向基礎的數字設計的基本原理與工程創新實驗教學模塊、面向應用的數字電路課程設計教學和結合科研項目的創新實踐平臺[2][6]。

多層次的數字電路創新實驗平臺架構如圖1所示。

2.2數字設計的基礎原理與實驗教學。

數字電路基礎原理和實驗教學是數字系統設計的課程體系的基礎入門階段，是培養數字邏輯代數與邏輯電路的重要過程，大類可分為時序邏輯電路和組合邏輯電路，其中時序邏輯電路主要包括：鎖存器、觸發器和計數器，組合邏輯電路包括，編譯碼器、多路復用器、比較器、加（減）法器、數值比較器和算術邏輯單元等。教學的目的是訓練學生掌握組合和時序邏輯電路堅實理論基礎，使學生掌握數字電路的基本概念、基本電路、基本分析方法和基本實驗技能，不但要注重基本數字電路與系統設計理論的理解，同時讓學生在學習中逐步了解面向應用和現代科技進步數字電路新的設計理念[2][3]。

2.3面向應用的數字電路課程設計實踐教學。

隨著電子設計自動化技術（EDA）和可編程器件（CPLD）的不斷發展和應用，以EDA技術為主導的數字系統理念已經成為企業工程技術的核心。數字電路課程設計主要培養學生利用中小規模數字集成電路器件和大規模可編程器件進行數字電路設計和開發能力。在卓越工程師培養背景下，結合前階段數字電路課程理論教學和實驗教學的實際情況及EDA技術的發展狀況，適時進行數字電路課程設計和EDA技術課程的綜合銜接，以及課程深度融合[4]。主要內容包括：

2.3.1基于Multisim等相關軟件的數字系統仿真實驗。可以構建虛擬數字實驗系統，不但較好地模擬實物外觀外，還可以利用系統提供的實驗平臺開展實驗的設計、仿真，進行實驗內容的邏輯驗證。

2.3.2基于通用和專用數字芯片的數字系統設計。其主要特點是有很好的直觀性和具體性。

2.3.3基于硬件描述語言（HDL）的數學系統硬件描述。采用硬件描述語言實現數字邏輯設計，基于EDA環境仿真和驗證。可以結合上述（1）和（2）的優點，采用硬件設計軟件化技術應用于數字電路課程設計的實驗教學中，通過綜合性實驗的自行設計和實驗，對實驗內容、實驗規模、實驗方法進行了綜合創新設計[5]。

2.4結合科研項目的數字設計實驗創新平臺。

在高等院校，教師即承擔教學任務，同時有各自的科學研究方向，同學們可以根據自己的研究興趣，加入教師的科研團隊，形成教學與科研互利的良性循環。面向卓越工程師培養的數字系統設計，可以借助橫向或縱向科研項目形成綜合教學體系。比如：搭建在線可編程門陣列（FPGA）創新實驗平臺，形成數字電路、電路線路課程設計、可編程邏輯器件以及集成芯片系統設計，形成面向數字系統設計的課程體系[3]。同時，應用高校與知名企業建立的校企合作平臺，把企業界的研究信息和研發需求引入到教學平臺，開拓了學生的研究思路和視野，提升了學生設計復雜數字系統的能力；目前，我校正在與國際知名的半導體公司Xilinx、Altera和Cypress陸續建立卓越人才大學培養計劃，利用大學設置小學期，在FPGA和PSoC開發平臺上進行了面向實際應用的數字系統設計，在實踐平臺上不僅有學校的任課教師，還有知名企業派來的一線工程師指導同學們的實踐，相比改革前，取得很好的實踐效果，同學們的數字系統設計水平得到了提高，同時在編程、接口、通信協議等方面也有了深刻的認識。

對于優秀的學生，借助全國各種形式的大學生電子（信息）設計競賽這個創新平臺，組織他們積極參與，激發他們的學習研究興趣和創新意識，綜合所應用的數字系統設計知識，發揮競賽團隊的協作精神。每年，我們都有部分優秀學生通過努力，創新設計的作品獲得專業認可，并取得了良好的參賽成績，也使得數字設計課程體系的建設上了一個新的臺階。

3基于創新平臺的課程體系優化與實踐

卓越工程師培養要求的數字電路系統設計課程體系協調好相關電氣、電子類專業上下游相關理論課程、實驗綜合性設計同時得到協調發展。如何實踐論文所提到的創新實驗平臺，應該引進現代數字設計理念，重點把EDA軟件、設計工具、開發平臺與傳統的數字電路基礎理論教學相銜接。我們在這幾年對數字系統設計課程體系、創新實踐教學內容等方面的進行了改革與探索，取得了一定的成效。經過這幾年的實踐，我們逐步構建了面向應用的數字系統設計課程優化體系[5]，如圖2所示。

4不斷探索數字電路理論教學內容的改革與實踐

4.1以數字電路設計為目的強化基本邏輯電路理論教學。

在進行復雜數字系統設計之前應該熟練掌握這些常用基本組合和時序邏輯電路，包括電路的功能、電路的描述以及電路的應用場合等。

樹立電路設計思想首先需要熟練掌握一些基本的邏輯功能電路。其次，樹立電路設計思想需要理論講解與實踐相結合，逐步熟悉硬件描述語言的描述方式。數字系統設計強調采用硬件描述語言來對電路與系統進行描述、建模、仿真等[2][3]。

4.2掌握面向應用的數字系統工程設計方法。

學生在掌握數字電路基本概念和一般電路的基礎上，進一步掌握數字系統設計的方法、途徑和手段。其主要內容包括：數字系統與EDA的相關概念、可編程邏輯器件、硬件描述語言、電路元件的描述、數字系統的設計方法、開發環境與實驗開發平臺以及應用實例的介紹等。這些課程內容涉及面較廣，為了提高教與學的效果，探索總結了以下的教學重點內容，并作為教學實踐中的教學切入點[1]。

隨著電子技術不斷發展與進步，現代數字系統設計在方法、對象、規模等方面已經完全不同于傳統的基于固定功能的集成電路設計[1][2]。現代數字系統設計采用硬件描述語言（HDL）描述電路，用可編程邏輯器件（PLD）來實現高達千萬門的目標系統。這一過程需要也應該有先進的設計方法。根據硬件描述語言的特性和可編程邏輯器件的結構特點以及應用的需要，在教學過程中闡述了先進設計方法。例如：采用基于狀態機的設計方法設計復雜的控制器（時序電路），應用或設計鎖相環或延時鎖相環來處理時鐘信號，應用自行設計（IPcore）軟核來提高數據吞吐量[1][2][3]。

4.3深化數字電路實驗教學改革。

實驗實踐教學過程中，注重基礎訓練與實踐創新相結合的實驗教學改革思路，加強學生工程思維訓練、新平臺工具的使用、遇到邏輯問題的綜合分析能力，理論與實踐相結合的分析能力。在實踐過程中的提高創新性和綜合性能力，面向應用的數字電路創新平臺建設，需要不斷提高課程試驗、實驗和實踐過程在教學中的比例，在符合認知規律的同時，逐步加強來源與實際需要的綜合性數字設計實驗。

5結語

數字電路是電氣、電子信息類專業的一門重要的專業基礎課程，論文針對當今卓越工程師培養的要求，以及在教學過程中遇到的主要問題，探討了面向應用的數字電路課程創新實踐平臺。提出了多層次的數字電路創新實驗平臺結構和面向應用的數字系統設計課程優化體系。目的在于，通過課程及相關課程體系改革與創新，使得學生更快、更好的適應現代數字技術發展的需求。

參考文獻

[1]孔德明.《數字系統設計》課程教學重點的探討，科技創新導報，2012.1，173-174.

[2]任愛鋒，孫萬蓉，石光明.EDA實驗與數字電路相結合的教學模式的實踐，實驗技術與管理，2009.4，200-202.

[3]葉波，趙謙，林麗萍.FPGA課程教學改革探索，中國電力教育，2010，24，130-131.

篇4

1硬件抗干擾技術在數字電路設計環節的應用

1.1安全接地技術

安全接地技術是一種常用的技術，把機殼接入大地，讓電量轉移到大地，減少電荷積累情況，減少因為靜電等原因造成人與機械設備等受到安全影響。設備裝置在實際應用過程中，絕緣層可能出現破損等現象，就可能造成機殼帶帶電，這時候的電量是足夠大的，不能及時轉移，可能造成嚴重的后果，利用安全接地技術可以把多余電荷轉移出去，還能及時切斷電源等，對其安全性能起到保護作用。

1.2避雷擊接地技術

用電設備基本都需要采用避雷擊效果，一般通常采用避雷針，當出現雷擊的情況下，可以進行電荷的轉移，下雨天氣打雷時候，出現雷擊的情況是產生電荷的，一旦遇到用電設備等，瞬間可以產生大量的電荷，對周圍人和物產生損害現象，必須采用技術及時轉移電荷，減少對人的傷害，對用電設備也起到保護作用。

1.3屏蔽接地技術

屏蔽接地技術是一種常用的對用電設備的保護作用措施，在實際應用過程中，也是設計人員經常采用的方式，具有一定的應用價值。屏蔽技術需要和接地技術配合使用，其屏蔽效果才能夠提升。像是靜電屏蔽技術。若是在帶正電導體周圍圍上完整的金屬屏蔽體，則于屏蔽體的內側所獲取的負電荷將會等同于帶電導體，同時外側所存在的正電荷也和帶電導體等量，這就造成外側區域仍舊存在電場。若是對金屬屏蔽體進行接地處理，那么外側的正電荷可能會流入大地之中，則可以消除外側區域的電場，也就是金屬屏蔽之中將會對正電導體的電場進行屏蔽處理。屏蔽接地技術的應用，在技術上起到革新作用，在應用過程中，起到重要保護作用，具有一定現實應用價值。

2軟件抗干擾技術在數字電路設計環節的應用

2.1數字濾波技術

數字濾波技術是一種仿真技術，基于硬件設備的仿真技術，但在實際應用過程中，不依賴硬件技術，只是通過模擬技術進行設置，實現數字濾波。在具體應用過程中，先借助于硬件技術進行干擾技術的應用，減少干擾性能，在具體通過軟件進行有效的濾波，起到真正的數字濾波技術，減少抗干擾能力。數字濾波技術的方法有多種多樣，我們在應用過程中，需要根據實際情況，選擇適應的數字濾波技術的處理方式，起到真正數字濾波作用，在數字電路設計的過程中，利用軟件技術進行有效應用，是設計環節中的重要步驟。

2.2軟件“看門狗”的使用

軟件程序在應用過程中，往往容易出現死循環等現象，在數字電路設計過程中，設計者要考慮這方面問題，采用“看門狗”技術，防治程序死循環現象發生。硬件看門狗就是一個定時器對系統進行有效的監控，合理的根據監控情況進行有效處理，起到看門狗的效果。

3實例論述

3.1通過硬軟件技術促使計算機系統脫離死態

為了使干擾問題得到及時的解決，在硬件方面可以使用一個硬件計時器，

3.2程序“跑飛”階段進行數據保存的硬軟件辦法

由于計算機系統在被強電磁干擾或影響之后，計算機系統之中正在正常運行的程序或許會被打亂，進而在內存中出現轉移情況，同時這種轉移是不能被控制的，也就是發生“跑飛”情況。該問題的出現或許會造成確保軟件正常運行的重要參數被破壞、沖掉。通過硬軟件結合措施、方法的運用，能夠在出現斷電事故或者是發生強干擾情況之后，使各重要參數得到保護，從而使系統的連續運轉或者是再恢復獲得可靠的保證。

參考文獻：

[1]劉海權,田露,宋立業.傳統光電編碼器防震動抗干擾電路的優化[J].電氣技術,2015(12).

[2]楊昆.綜述單片機控制系統的抗干擾設計[J].黑龍江科技信息,2016(04)

[3]李娜.數字集成電路低功耗優化設計解析[J].通訊世界,2016(15).

[4]王劍鋒.DCS控制系統抗干擾分析[J].通訊世界,2015(19).

[5]姚年春,徐濤.電機保護裝置的抗干擾措施設計[J].信息技術與信息化,2014(04).

[6]熊軼娜,吳躍明,陳潔.數控機床控制系統的抗干擾分析[J].組合機床與自動化加工技術,2009(08).

篇5

1 引言

隨著電子技術的發展及電子系統設計周期縮短的要求，EDA技術得到迅猛發展。

EDA是ElectronicDesign Automation(電子設計自動化)的縮寫。EDA技術，就是以大規模可編程邏輯器件為設計載體，以硬件描述語言為系統邏輯描述的主要表達方式，以計算機、大規模可編程邏輯器件的開發軟件及實驗開發系統為設計開發工具，通過使用有關的開發軟件，自動完成電子系統設計的邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合及優化、邏輯布局布線、邏輯仿真，直至對于特定目標芯片的適配編譯、邏輯映射、編程下載等工作，最終形成集成電子系統或專用集成芯片的一門新技術[1]。

目前，幾乎所有高校的電類專業都開設了EDA課程，為加強教學效果，通常都使用專門的EDA實驗箱來輔助教學，但是實驗箱采用了一體化結構，所有的電路和器件都在一塊電路板上，在功能上難以根據需要進行擴展，不利于學生的創新設計，復雜系統難以實現；實驗箱體積較大，不便攜帶；EDA 實驗箱、單片機實驗箱、DSP實驗箱、ARM實驗箱中很多功能模塊的硬件電路是相同的，但不同實驗箱上相同模塊不能共享，存在資源浪費。由于實驗箱的上述缺點，很多高校都紛紛開始設計開發自己的實驗系統模塊，提高實驗箱的利用率，提高學生的工程創新能力[2][3]。

2 EDA實驗系統開發的特點

EDA實驗系統的開發具有以下特點：

（1）實驗內容由單一性向綜合性發展

早期開發的EDA實驗系統主要是學生用來學習EDA課程、下載程序、進行仿真的工具；使用實驗系統是老師用來培養學生設計數字電路的能力、幫助學生學習和掌握開發語言的手段。因此EDA實驗系統僅在電子類專業的EDA課程中使用，系統所提供的實驗內容僅限于簡單的數字電路設計，包括計數器、編碼譯碼器的設計、數碼管的顯示等。隨著EDA技術的發展，電信、通信等專業紛紛引入EDA實驗系統，在“通信原理”等課程的實驗教學中被廣泛應用于實踐[4]，實驗內容也從單一的基本數字電路的設計發展到集EDA技術實驗、單片機實驗、DSP實驗等為一體的綜合性的實驗平臺[5]。因此，EDA實驗平臺逐漸面向電子信息類相關專業的學生進行課程的學習，課外競技活動，電子類設計比賽，并逐漸用于教師進行科研。

（2）系統結構從一體化向模塊化發展

早起開發的EDA實驗系統在結構上采用一體化的實驗箱設計，所有的電路和器件都在一塊電路板上[6]。這樣，系統的使用雖然可以幫助學生掌握軟件的應用，但也使學生對硬件電路不了解；另外，系統在功能上難以根據需要進行擴展，不利于學生進行創新設計，復雜的系統則難以實現。因此在后來的EDA實驗系統的開發上，大都都采用了模塊化的結構[7][8]，即FPGA、單片機等做在一塊核心板上，其IO口以插針形式引出，以方便和外圍電路的連接；外圍電路則以模塊的形式單獨做在不同的電路板上，比如數碼管顯示模塊、按鍵模塊、LED顯示模塊等；根據不同的實驗摘要的模塊搭建自己設計的電路，從而提高學習興趣，增強實驗教學的效果；此外，模塊化的設計還方便老師對學生設計的重復實現，有利于教學水平的提高雜志鋪。

（3）核心芯片由單一化向豐富化發展

早期開發的EDA實驗系統由于僅用于EDA課程的學習，其核心芯片大都為Altera公司的FPGA等可編程邏輯器件，開發語言環境主要為界面友好、操作簡便的Maxplus Ⅱ和Quartus Ⅱ。隨著EDA技術向不同學科不同專業的滲透，核心芯片逐漸發展為FPGA、單片機和DSP器件的綜合使用，開發語言也逐漸開始使用C語言或匯編語言等。這樣，實驗系統能提供的實驗內容和規模均有所增加，除了基本的數字電路設計實驗模塊以外，還可以增設調制解調模塊、幀同步模塊、信號波形產生模塊等，擴大了實驗系統的使用率，使實驗設備向大型化、先進化發展。

（4）使學生的學習由被動向主動發展

電子技術的發展日新月異，早期的實驗平臺由于其電路設計的封閉性，實驗內容只停留在驗證實驗上，很難加入自己設計的外圍電路。而模塊化數字電路開放實驗平臺由于其接口電路的開放性，有能力的學生可以自行設計外圍電路達到提高的目的，對于成功的設計還可以加到以后的實驗教學中，成為具有自主知識產權的模塊。

另外，由于整合了單片機、DSP等芯片的功能模塊，實驗內容得到很大擴展，學生在實驗過程中可以拓寬知識面，主動去學習了解實驗所需要的知識，學習的主動性得到很大的提高，并且，由于實驗由簡單的驗證實驗向綜合的大型設計過渡，學生在實驗過程中更容易理解數字電路設計中硬件的概念以及工程的概念。

學生在設計實驗時，可能會用到一些實驗系統沒有開發出的模塊，這時，學生需要自己設計該電路模塊的電路圖以及制作PCB板，直至實際制作出該功能模塊。這樣，學生除了掌握編程、還需要去學習怎樣設計并制作電路板、學習該模塊與核心板的接口電路設計等相關知識，因此，在實驗過程中，學生的積極性和主動性得到提高。同時，由于實驗的規模逐漸增加，同學之間需要團結合作才能共同完成一個實驗，因此也鍛煉了同學之間的團結合作精神。

3 結論

一個好的EDA實驗平臺，能培養學生開拓創新精神和團結協作精神、很強的實踐操作能力、工程設計能力、綜合應用能力、科學研究能力以及獨立分析問題和解決問題的能力。我國高校現階段所研制開發的EDA綜合實驗平臺，能有效整合和優化多個電子類實驗課程的功能，為單片機和 EDA技術等課程提供了綜合實驗平臺，為高校培養創新性人才提供良好的實驗條件和氛圍。隨著電子技術的發展以及EDA技術的不斷深入發展，EDA實驗平臺的開發也將會日益完善：大規模可編程器件將被使用；實驗系統將向體積小、功耗小的便攜式嵌入式系統發展。

參考文獻：

[1]廖超平,等著.EDA技術與VHDL實用教程[M]. 北京: 高等教育出版社, 2007:1

[2]劉延飛,等著.開發EDA綜合實驗平臺，提高學生工程創新能力[J]. 實驗室研究與探索, 2009,26(8):63-64.

[3]范勝利.一種基于模塊的EDA教學實驗系統[J]. 讀與寫雜志, 2009,6(11):102

[4]韓偉忠著.EDA,DSP技術與通信實驗裝置的總體設計[J]. 金陵職業大學學報, 2002,17(1),52-54

[5]孫旭,等著.單片機、DSP、EDA的綜合實驗系統的設計[J]. 實驗科學與技術, 2008, 6(6): 55-57

[6]雷雪梅,等著.EDA教學實驗箱的設計[J]. 內蒙古大學學報(自然科學版), 2004, 35(3): 344-347

[6]劉建成,等著.EDA實驗系統的設計與實現[J]. 實驗室研究與探索, 2009, 28(1): 86-88

篇6

0.引言

自激多諧振蕩器接通電源后,不需要外加觸發脈沖,就能自動振蕩,輸出一定頻率的矩形脈沖。因為矩形波中含有非常豐富的諧波成分,故稱之為多諧振蕩器,由于其沒有穩定狀態,故又稱為無穩態多諧振蕩器。多諧振蕩器在數字電路中常常作為脈沖信號源, 觸發器和時序電路中的時鐘脈沖一般是由多諧振蕩器產生的[1]。故多諧振蕩器在實際生產生活中應用非常廣泛，如汽車的轉彎燈等，故對該電路的研究工作具有很大的實用價值。。

電路仿真軟件可以對所設計的電路的性能進行預計、判斷和校驗[2]。使電路設計人員在設計階段直觀地、快捷地檢驗電路參數設置的合理性，以免造成時間和物質上的極大浪費，是電路設計人員提高工作效率、減小工作強度的有效手段。。本文對所設計的三極管無穩態多諧振蕩器電路進行了理論計算，然后利用Protel 99 SE軟件模擬仿真了該電路的工作過程，輸出了各測試點的電壓波形，直觀地驗證了理論分析的結果，并得到相關結論。。

1.理論計算

篇7

三本學生中多才多藝的較多，平時開展各種社團活動比較頻繁，學生自主創新思維活躍，但能夠有條不紊自主學習的學生可能只有一少部分，許多學生對學習沒有興趣，課余時間幾乎不學習。在教學過程中，剛開始學生還可以接受一些新知識，但隨著教學的深入，學習難度的增大，學生感到了困難，隨之學習的興趣也越來越低，主動學習便是一句空話，學生也就是為了應付考試，甚至不少學生都是考前突擊。這一特點在《數字電路與邏輯設計》課程的教學中也同樣存在。要提高本課程的教學質量，我們在定位教學目標，設置教學內容，采用教學手段和方法的時候都必須以這一實際情況為前提。

二、教學理念，教育目標

三本教學有別于一本和二本，教學注重于學生應用能力和綜合素質的培養，教學過程中突出培養學生應用知識，分析解決實際問題的能力，以學生為主體，以教師為主導，以教學為主線，樹立能力培養目標為重中之重的思想，實現人才培養模式多元化，努力培養“寬口徑、厚基礎、強能力、高素質”，適應國際競爭和社會需求的應用型人才。三本教育要加強通識教育，注重文理滲透理工結合，體現本科教育的基礎性和可發展性。努力探索人才培養新舉措，深入推進人才培養模式改革，實現多元化人才培養新格局，大力實施“育人為本，全面發展”的人才培養戰略，拓寬基礎學科的范圍和基礎教學的內涵。

三、教材選取

考慮到三本學生理論基礎較差，教材選取不應選擇理論研究或理論推導比較復雜的教

材，否則會讓學生還未涉及到重要的知識點就已經因為難度過大而喪失信心。教材選取要以應用為宗旨，強調理論與實踐相結合。編寫原則遵循由淺入深，通俗易懂，重點和難點采取闡述與比喻相結合，例題與習題相結合，實例與實驗相結合，針對數字電路課程實踐性強的特點，增加了與教材相應的實踐環節教學內容。

四、教學內容

在三本的《數字電路與邏輯設計》教學中，應該注重基礎教學，要求學生熟悉布爾代數的基本定律，掌握卡諾圖與公式化簡法；掌握數字電路中常用的基本單元電路和典型電路構成、原理與應用；掌握常用的中小規模組合邏輯電路和集成電路功能和設計方法。具有查閱集成電路器件手冊，合理選用集成電路器件的能力。對集成芯片，重點分析電路的外特性和邏輯功，以一些典型集成電路為例介紹如何查閱集成電路手冊、資料等，使學生學會在實際應用中正確選擇和使用集成芯片[11]。

對于三本學生而言，在電路設計中要求學生掌握基本的設計方法，但可以適當降低對電路設計的要求，增強電路分析方法的教學。學生可以分析較復雜的電路，并且能夠利用已有的電路進行修改，使電路滿足自己設計的需要。

五、教學手段與教學方法

（一）采用現代化教學

《數字電路與邏輯設計》課程的特點就是電路圖、邏輯圖特別多，如果采用板書形式教學，既浪費課堂時間也達不到好的教學效果。教學過程中采用多媒體教學，可以使一些抽象的、難以解決的概念變得形象，易于學生接受。對于集成電路的分析和設計，為了增強演示效果，除了在PPT中添加更多的動畫效果外，還可以采用Flash或Authorware軟件制作動畫效果，使電路的變化過程一目了然。

（二）結合實際教學

在授課過程中，針對三本學生可以結合生活中的應用舉例，如目前LCD顯示、數字溫度計、十字路通燈控制、數字頻率計、多媒體PC機里的顯示卡、聲卡是用數電中的數/模(D/A)轉換實現圖像顯示和聲音播放、制造業中的數控機床等都應用了數電技術。通過這些實例的介紹，可以使學生真正了解數字電路課程的重要性，從而提高對數字電路學習的興趣和學習積極性。

（三）網絡教學

網絡教學可有兩種方式，一是上傳教師課堂教學過程的視頻到校園網；二是教師制作圖文并茂的課件，以及與該課程有緊密關系的資料一起上傳到網上。目前大部分三本學生宿舍都可以登錄校園網，學生可以在任何時間進行網絡教學。網絡教學的方式解決了學生傳統的看書自學枯燥無味的問題。

六、實踐教學

實踐教學一般分為基礎實驗和課程設計兩大部分。基礎實驗教學從屬于理論教學，實驗內容均為驗證性實驗。教師給出實驗步驟、電路圖，學生按部就班、驗證結果，通過基礎實驗，使得學生對于課堂所學基本概念和方法的理解和掌握更加透徹，同時培養學生科學實驗的精神和方法，訓練嚴格嚴謹的工作作風。基礎實驗是理論和實際相互聯系的一個重要教學環節，但是僅僅是這種以教師為主導的實驗模式，不能激發起學生學習興趣和積極性，學生仍然不善于綜合運用所學知識分析和解決問題。課程設計的目標就是為了加強基礎、拓寬知識面、增強學生的自主學習和工程實驗能力、發展個性、啟發創新、加強理論與實驗。學生根據實驗任務，自行設計電路和測試方案，增強學生自主學習能力，學生既動腦又動手，解決問題的能力大大提高[12]。

除此之外，還可以設置一些電子設計大賽，成立電子設計興趣小組，在教師的指導下開展設計性和專題研究性實驗，為希望進一步發展的學生提供良好的學習環境和創新研究場所，培養學生的團隊協作精神，發揮學生學習的自主性和創造性，極大地提高學生的學習興趣和動手能力。

七、結束語

隨著高等教育的普及，三本學生的數量和質量也在日益增高，同時隨著數字技術的廣泛

普及，數字化社會已經到來，大規模、超大規模數字集成電路以其低功耗、高速度等特點， 應用越來越廣泛。因此如何在有限的時間內使三本的學生扎實掌握數字電路基礎知識理論和基本操作技能，培養分析問題、解決問題的能力，是教師在教學過程中需要認真思考的問題。使學生在傳統的數字電路邏輯分析、邏輯設計思維訓練的基礎上進一步建立起現代數字電路的應用與設計思想，掌握現代電子技術的新技術和新器件，為走向實際工作崗位打下堅實的基礎。

參考文獻

[1] 謝麗.《數字電路與邏輯設計》教學改革實踐.吉林省教育學院學報，2012年第02期

[2] 李琰，張翌嚦. 數字電路的教學改革與創新.計算機光盤軟件與應用，2011年第22期

[3] 李小珉，葉曉慧.深化《數字電路與邏輯設計》課程改革[J].長江大學學報(自科版)，2OO4(4)

[4] 田東.數字電路課程設計的改革與探討.實驗技術與管理，2006年05期

[5] 馬達靈，張云云.《數字電路》課程教學改革之我見.集寧師專學報，2008年12月第30卷第4期

[6] 鄧朝霞.《數字電路》課程整合與優化的改革.廣西教育學院學報，2006年第6期

篇8

1  硬件抗干擾設計

在傳輸電路的設計過程中主要出現以下問題：電氣噪聲干擾傳輸線路；強電磁（雷電）沖擊；數字電路對模擬電路的干擾等。

針對上述問題的產生，本傳輸電路在硬件設計方面主要采取以下措施:

1) 對于芯片閑置的引腳，在不影響系統的邏輯功能的情況下接地或接電源。

2) 布線時，電源線和地線盡量粗。這樣不但有利于減少壓降，更重要是的是降低耦合噪聲。

3) 布線時盡量減少回路環的面積，以減少感應噪聲。避免90度折線，減少高頻噪聲發射。

4) 晶振布線時，晶振和單片機引腳盡量靠近，晶振下方盡量不要走線。

5) 采用光耦元件實現RS-485接口的電氣隔離。這種方案可以承受高電壓、持續時間較長的瞬態干擾，實現起來也比較容易。

6) 旁路保護方法。利用瞬態抑制元件TVS管，將具有危害性的瞬態能量旁路到大地。

7) 將電源地和模擬地相隔離，通過0歐的電阻相連。將電源地和RS-485地相隔離，通過磁珠相連。

8) 正確地處理“模擬地”與“數字地”。數字電路是非線形的，邏輯門的開關都會產生電流沖擊，所以在數字地上高頻擾動很強烈。因此，數字地與模擬地不能有共同路徑或者環路，只應單點連接。

RS-485信號傳輸的具體電路如圖1所示

                圖1  RS-485信號傳輸電路

2  軟件抗干擾設計

系統的抗干擾措施，除了在硬件上消除干擾外，還必須從軟件設計上采取恰當的措施，以便提高系統的可靠性，我們主要采用看門狗(Watchdog)監視系統的運行狀態。

看門狗又稱程序運行監視器，能有效的防止系統在不可預測的干擾作用下產生的程序執行紊亂，即“程序跑飛”。目前很多MCU都自帶有內部看門狗，我們在整機運行是將看門狗打開，如果MCU不能在規定的時間內將Watchdog復位，Watchdog從內部觸發RESET中斷，將整個系統復位，從而使整個系統重新運行，避免了程序死鎖。

信號傳輸電路的主程序如下：

    void main(void)

{

    uint idata  i,j；      定義i,j為無符號整型變量

  WDT_feed()；              為看門狗控制寄存器賦初值

  for(i=0;i

{

  WDT_feed()；            喂看門狗

  DelayMS(30)；

}

  InitSystem()；            系統初始化

  timer2_run；              定時器2開始工作

  while(1)                  進入循環

{

  WDT_feed()；            喂看門狗

  while(!SystemTimerFlag)；當SystemTimerFlag=1，跳出本層循環

    TimerTick20ms()；        保證程序的循環周期為20ms 

      RS23220ms()；            RS232函數

  KEY20ms()；              鍵盤輸入函數

  if(HardFailureFlag)；

  {                      ；如果RS485通訊失敗

  RS485StateLedOff()；  RS485狀態指示燈滅

  PizzerOn()；          蜂鳴器鳴叫 

  }

}

3  結語

本文針對信號在傳輸過程中受干擾問題，通過實例從軟、硬件兩方面給出了具體解決措施,極大地提高了系統的穩定性。適用于各種遠距離的有線傳輸系統。

參考文獻：

[1] 傅豐林等.電子線路基礎[M].西安:西安電子科技大學出版社,2001

[2] 謝金明等.高速數字電路設計與噪聲控制技術.北京：電子工業出版社,2003-4

[3] 顧海洲等.PCB電磁兼容技術—設計實踐.北京：清華大學出版社,2004-6

篇9

由于受到傳統教學模式的影響，我院數字電子技術課程一直沿用比較單一的教學方法，采用“理論—實驗—設計” 的教學模式，即將《數字電子技術》、《數字電子技術實驗》和《數字電子技術課程設計》三門課程與之對應，分別為純理論課、純實踐課程和單純的理論設計。在教學過程中，后者作為前者的后續課程，主觀上是為了幫助學生理解理論知識或深化電路基本應用，但由于純理論講解枯燥乏味，學生茫然不知所措，因而缺乏主動學習的動力。在實驗過程中也不能將理論知識融入其中，弄不懂原理，無法解釋實驗現象，因而總是疲于應付，交差了事，根本談不上理論和實踐的結合，效果顯然不好。在后期的課程設計過程中，學生也只是從理論上設計電路，既不做電路仿真也不進行電路制作，雖然學生在一定程度上對電路功能有了進一步的理解，但實際意義并不大。由此可見，這種模式比較注重教學內容的理論性和系統性，缺乏知識和能力的相互融合，使各環節嚴重脫節，從而造成了學生不能學以致用，缺乏處理實際問題和解決問題的能力。

為了更好的解決這個問題，我們教學團隊大膽提出了“教、學、做合一”的教學思路，使學生能夠從實際問題出發，邊學邊練，極大調動了學生的參與積極性，學習效果顯著提高。針對本次教學改革，結合我院實際，具體開展了以下工作。

一、首先，認真挑選教材

為適應高職教育的特點，我們以“必需、夠用”為度，認真選取了一本以項目為單元、以應用為主線，將理論知識融入到每一個實踐項目中去并有著豐富知識和內容的項目教程，力求通過不同的項目和實例來引導學生，將數字電子技術的基礎知識、基本理論融入其中，從而為學生建立一個寬廣、針對性和實用性強的知識平臺。

二、確定項目內容

由于我們采用的是教學做合一的教學模式，教學內容將緊緊圍繞項目進行，因此如何使項目內容具有典型性和可操作性，能不能由簡入繁，真正激發學生的學習興趣就顯得尤為重要。我們經過仔細分析和研討，按層次確定了與教學內容想關的五個項目，主要涉及基本門電路、組合邏輯電路、時序邏輯電路、555應用電路等。在最后的電路設計與制作環節中，我們則選取了綜合性較強的“搶答器電路設計”課題，通過電路的仿真、制作、調試和故障排除等，開闊了學生的視野，提高了學生對數字電路的理解和綜合應用能力。 　三、認真編寫訓練指導書和報告冊

數字電子技術課程的操作性很強，學生操作訓練非常重要。一方面可以進一步鞏固和加強理論知識，提高解決實際問題的能力，另一方面可以學會使用常用電子測量儀器、學會調試數字電路邏輯功能的方法。由于我院學生的基礎較差，理解能力和動手能力相對較差，為了幫助和指導學生順利完成各個實訓項目，我們編寫了與實踐環節配套的訓練指導書，該書共分五個項目，十二個工作任務，內容包括任務要求、任務目標、訓練器材、內容和步驟、思考題等，能較全面的指導學生完成各個訓練任務。報告冊則是與學生操作練習配套的“作業本”，是用于檢驗學生學習效果、了解學生學習情況的記錄本，我們也針對項目要求和結果進行了詳細編排。

四、教學方法

（一）根據項目單元所承擔的功能，完成項目所應傳授的知識和能力，將教學內容分解到每一項目單元中，并根據具體內容采取不同的教學方法及考核方法。

（二）對各個項目之間相互重復與交叉的知識，應進行優化組合，強調知識間的相互聯系和銜接，注意知識層次的過渡并加以綜合化改造。

（三）理論教學與實踐教學相互滲透，理論知識與實踐技能考核相互結合，采用“講練結合”現場教學和“討論式”課堂交流方式。

（四）實踐性教學始終與理論教學緊密結合，將課堂理論教學與仿真實驗、電路制作相結合，使學生真正能夠在學中做和做中學，達到鍛煉自己、提升能力的目的。

（五）教學效果

篇10

基金項目：本文系2013年云南大學本科實踐教學能力提升項目的研究成果。

中圖分類號：G642.0 文獻標識碼：A 文章編號：1007-0079（2014）02-0115-02

“數字邏輯設計”是計算機及其相關專業承前啟后的重要專業基礎課，該課程介紹計算機的基本結構——數字電路的原理以及設計方法，是“計算機組成原理”、“計算機體系結構”等后續專業核心課程的必要基礎。

在就業形勢嚴峻的背景下，社會和學生都對課程的內容及其實用性提出了更高的要求。計算機專業學生往往將自己未來的職業規劃定位于軟件開發，因此認為“數字邏輯設計”課程沒有太大用處，出現輕視的思想。另外，大部分高校仍以已經過時的小規模通用集成電路作為主要教學內容，進一步加深了學生對“數字邏輯設計”課程無用的錯誤認識。怎樣合理地將基于EDA技術的現代數字邏輯系統設計方法引入課堂和實踐教學；將“數字邏輯設計”課程內容和計算機專業學生感興趣的東西結合，提高學習積極性，為將來從事相關領域的工作打下必要的硬件基礎，成為了“數字邏輯設計”課程改革必須解決的問題。[1-3]

一、目前教學工作中存在的問題及其成因

近年來，以數字技術為核心的半導體技術獲得了飛躍式的發展，其功能和復雜程度呈幾何級數增長。與之對應的是設計技術的規模化和正規化，軟、硬件開發人員的職責劃分越來越明顯。作為偏軟件方向的計算機專業的課程，“數字邏輯設計”的教學內容、體系、方法以及實驗環節也應隨之改變，以培養具有獨立工作能力，滿足行業需求的高素質人才。與此相反地，當前該課程依然沿用幾十年來形成的精英式的大學教育思路，過于強調知識體系和理論深度，而放松對學生運用新知識進行綜合設計的能力的培養。另外，“數字邏輯設計”與“電子工程”、“通信工程”等偏硬件專業的“數字電路”課程過于相似，強調電路的物理基礎，輕視從宏觀的系統層面對數字系統認識，導致教學效果不理想。筆者總結具體原因有以下幾點。

1.教學內容脫離工程實際和學生實際情況

在嚴峻的就業形勢下，學生都很關心學習所學課程到底能做什么，為自己提供怎樣的競爭力。隨著EDA技術的高度發展，基于CPLD和FPGA等可編程邏輯器件的數字系統設計技術已成為主流技術。然而目前大部分教材仍然采用傳統理論教科書的編寫方式，以“講理”為主，過分強調雙極性工藝的74系列門電路的實現方式，對EDA技術涉及不多。如果教師仍然采用“填鴨式”教學方法教授已經過時的知識，自然無法調動學生的積極性。

2.對不同專業的差異化教學問題注意不足

在軟、硬件設計分工差異化的大背景下，應該將“數字邏輯設計”的教學重點放在系統級的設計，而對于門級電路的設計則只需要達到“知其然”的程度。在教學內容、教學體系、教學方法以及實驗等具體教學環節上，應與“電子工程”、“通信工程”等偏硬件專業保持合理的差異化。

3.實踐教學內容陳舊，無法滿足社會對計算機人才的需求

當前實踐教學內容多為驗證74系列芯片的功能，而計算機相關專業的課程定位應是“理解計算機底層工作原理”，這種基于中小規模集成電路的驗證性實驗顯然與專業定位不吻合。

4.連線式的數字電路實驗箱（板），無法使學生建立對現代數字系統的感性認識

高等學校實驗設備多采用“傻瓜式”的設計思路，即將實驗電路盡量“功能化”和“模塊化”，學生只需要在不同功能模塊之間連線即可完成硬件設計。誠然，這在降低了實驗難度的同時，提高了實驗速度，降低了教師講授實驗課和維護實驗室的難度。但 “連線式”的設計使學生不明白實驗箱（板）上分離的一個個插孔是如何構成系統的，更無從談到對計算機系統的感性認識。[2]

5.課程考核方式不科學

部分學生采用死記硬背的方式“對付”期末考試，常常出現“高分低能”現象。評價方式在無形中造成學生對實踐環節學習的輕視心理，部分學生的學習以成績合格為目標，忽視能力的獲得。

二、“數字邏輯設計”的教學改革方案

綜合考慮上述問題，筆者所在的教學團隊認為，合理地取舍原有教學內容并將EDA技術引入教學，是提升教學水平和學習積極性的有效手段，并進行了一系列教改嘗試。

1.結合學科發展和學生實際情況，合理優化課堂教學內容，提升其實用性

如前所述，數字系統設計已經進入電子設計自動化的“EDA時代”，作為計算機專業的課程，更有必要對傳統教學內容有所取舍，做到“有所為，有所不為”。一方面，在保證為后續課程提供必要基礎知識的同時，對于陳舊過時的理論加以揚棄；另一方面，必須對于近年來出現的，改變行業面貌的新技術有所涉及。

在傳統教學內容的選取上，應秉承“必須”和“夠用”的原則，[4，5]對后續課程較難理解的“組合、時序邏輯電路分析、設計方法”、“半導體存儲器”等內容應保留較多的課堂教學時間，而對于“門電路的實現方法”、“競爭與冒險”等內容，則應大幅度地降低課堂教學時數。總體來講，基本取消了74系列中小規模器件的課堂教學時間，而將時間用于進行“原則性”和“說理性”的教學，旨在幫助學生建立“計算機是由什么東西構成的”、“設計計算機時采用了什么原理”等系統性的基本概念。

在EDA新技術的擴展方面，教學團隊根據計算機專業學生喜歡編程的特點，在教學中引入了硬件描述語言和可編程邏輯器件（PLD）兩方面的內容。硬件描述語言Verilog HDL在語法上接近C語言，而C語言是計算機專業先修課程，學生掌握起來較容易。課堂教學采用了傳統內容和描述語言穿行的方式，既保證了教學進度，又能防止學生出現“硬件描述語言和實際電路脫鉤”的通病。可編程邏輯器件的教學，則安排在傳統教學方案中進行“門電路實現”的學時進行，并將可編程邏輯器件的教學重點放在介紹CPLD和FPGA的原理及其常見問題。根據學生實際情況，還引入數字電路在計算機系統中的應用實例，以提升學生的學習興趣。例如：加法器、乘法器的實現，點陣LED顯示屏的顯示與控制，PS/2鼠標鍵盤控制等內容，不但能幫助學生建立學以致用的學風，而且能夠很好地回答學生“‘數字邏輯設計’課程有什么用”這樣的問題，提高了學習積極性。

2.根據計算機相關專業學生實際情況，改革實踐教學內容和手段

基于實驗箱的實驗存在諸多問題：首先，不利于學生建立系統觀念，而將思路束縛于微小且具體的局部問題。其次，將“培養動手能力”這一廣義的命題，狹隘地局限為“能夠正確地完成連線”，不符合能力培養的要求。且在實際實驗過程中，由于實驗設備長期使用，往往由于接觸不良等非關鍵因素造成實驗失敗，使學生失去學習興趣。針對實踐教學中凸顯的問題，教研組采取了以下措施。

首先，將ModelSim和Multisim等EDA仿真軟件引入實踐教學。由于數字電路的仿真技術已經非常成熟，仿真結果和實際實驗結果基本相同。采用軟件仿真工具能夠將學生從大量的連線工作中解脫出來，把精力集中在“數字系統的設計”本身，提高了實踐教學的效率，且方便學生實現更為復雜的邏輯設計。

其次，采用FPGA作為實際動手的實驗平臺，開發了一種符合計算機專業“數字邏輯設計”教學需要的低成本FPGA實驗板——Innovator_FPGA。在實踐教學環節中，首先指導學生利用該實驗平臺，在Quartus II環境中首先采用原理圖輸入方式完成基本的驗證性實驗，以熟悉開發工具；然后采用硬件描述語言分別實現加法器、減法器、邏輯移位器等CPU必須的邏輯功能；最后指導學有余力的學生將上述模塊綜合為一個ALU（算術邏輯單元）。通過訓練，學生們發現“數字邏輯設計”與自己天天打交道的計算機有著如此密切的聯系，為將來的“計算機體系結構”課程打下了堅實的基礎。

3.引導學生通過多種途徑學習，改革課程考核方式，培養自學能力和創新能力

電子信息技術發展迅速，任何人都無法在大學階段獲取一生所需的所有知識，學生必須培養自己的自學的能力。教師引導學生采取以下方式自學：

（1）通過網絡學習交流，推薦以下網站：可編程邏輯器件網（.cn）、周立功公司網站（）、水木清華（＼學術交流＼電路設計）以及Altera公司官網論壇等。

（2）參與各種競賽和學生課外科技活動，包括：全國大學生電子設計競賽、挑戰杯和Atlera大學生論文競賽等。

（3）鼓勵學生參與國家級、省級和校級的學生科技立項活動。

另外，課程考核是引導學生培養創新能力的指揮棒，也是幫助教師糾正教學方法的重要手段。在參考兄弟院校經驗的基礎上，[4-6]教學團隊逐漸形成了自己的考核方式：成績分為課程設計（占30%）、機考（占30%）、筆試（占40%）三個部分。其中課程設計部分要求學生在Innovator_FPGA實驗板上設計具有一定功能的數字電路模塊，最后根據設計理念的創新性、功能的實現程度和書面報告三者綜合，給出課程設計成績。機考部分要求學生在實驗室現場完成一個簡單模塊的設計，以檢驗其軟件仿真和調試能力。筆試部分則在減少客觀題型的基礎上，增加電路設計、HDL程序設計等主觀性題型的比例。

三、結論

在進行課程改革的數年間，在上述一系列綜合措施的促進下，學生的學習熱情和創造激情得到了釋放。同學們紛紛在實驗室和宿舍利用廉價的實驗套件開展學習、競賽和科研活動，取得了一定的成績，獲得全國大學生電子設計競賽國家級和省級獎項數十項，另外還獲得國家級大學生科研立項三項，挑戰杯科技作品競賽獲獎多項。越來越多的同學通過“數字邏輯設計”課程的學習建立了現代數字系統的概念，提高了自己的創新能力和綜合素質。

參考文獻：

[1]官駿鳴，汪虹.計算機專業《數字電路技術》課程教學改革[J].黃山學院學報，2011，13（3）：108-110.

[2]于玉婷.EDA技術漸進式教學方法探討[J].電腦知識與技術，

2011，7（11）：8354-8355.

[3]呂燚，鄧春健，黃杰勇.利用EDA技術全面改進數字電路課程教學[J].福建電腦，2008，（6）：208-209.

[4]鄒海云，高勝東，鄧娜.《脈沖與數字電路》課程教學改革研究[J].實驗科學與技術，2007，（1）：71-74.

篇11

一、完善課程設置

合理設置課程體系和課程內容，是提高人才培養水平的關鍵。2009年，黑龍江大學集成電路設計與集成系統專業制定了該專業的課程體系，經過這幾年教學工作的開展與施行，發現仍存在一些不足之處，于是在2014年黑龍江大學開展的教學計劃及人才培養方案的修訂工作中進行了再次的改進和完善。

首先，在課程設置與課時安排上進行適當的調整。對于部分課程調整其所開設的學期及課時安排，不同課程中內容重疊的章節或相關性較大的部分可進行適當刪減或融合。如：在原來的課程設置中，“數字集成電路設計”課程與“CMOS模擬集成電路設計”課程分別設置在教學第六學期和第七學期。由于“數字集成電路設計”課程中是以門級電路設計為基礎，所以學生在未進行模擬集成電路課程的講授前，對于各種元器件的基本結構、特性、工作原理、基本參數、工藝和版圖等這些基礎知識都是一知半解，因此對門級電路的整體設計分析難以理解和掌握，會影響學生的學習熱情及教學效果；而若在“數字集成電路設計”課程中添加入相關知識，與“CMOS模擬集成電路設計”課程中本應有的器件、工藝和版圖的相關內容又會出現重疊。在調整后的課程設置中，先開設了“CMOS模擬集成電路設計”課程，將器件、工藝和版圖的基礎知識首先進行講授，令學生對于各器件在電路中所起的作用及特性能夠熟悉了解；在隨后“數字集成電路設計”課程的學習中，對于應用各器件進行電路構建時會更加得心應手，達到較好的教學效果，同時也避免了內容重復講授的問題。此外，這樣的課程設置安排，將有利于本科生在“大學生集成電路設計大賽”的參與和競爭，避免因學期課程的設置問題，導致學生還未深入地接觸學習相關的理論課程及實驗課程，從而出現理論知識儲備不足、實踐操作不熟練等種種情況，致使影響到參賽過程的發揮。調整課程安排后，本科生通過秋季學期中基礎理論知識的學習以及實踐操作能力的鍛煉，在參與春季大賽時能夠確保擁有足夠的理論知識和實踐經驗，具有較充足的參賽準備，通過團隊合作較好地完成大賽的各項環節，贏取良好賽果，為學校、學院及個人爭得榮譽，收獲寶貴的參賽經驗。

其次，適當降低理論課難度，將教學重點放在掌握集成電路設計及分析方法上，而不是讓復雜煩瑣的公式推導削弱了學生的學習興趣，讓學生能夠較好地理解和掌握集成電路設計的方法和流程。

第三，在選擇優秀國內外教材進行教學的同時，從科研前沿、新興產品及技術、行業需求等方面提取教學內容，激發學生的學習興趣，實時了解前沿動態，使學生能夠積極主動地學習。

二、變革教學理念與模式

CDIO（構思、設計、實施、運行）理念，是目前國內外各高校開始提出的新型教育理念，將工程創新教育結合課程教學模式，旨在緩解高校人才培養模式與企業人才需求的沖突[4]。

在實際教學過程中，結合黑龍江大學集成電路設計與集成系統專業的“數模混合集成電路設計”課程，基于“逐次逼近型模數轉換器（SAR ADC）”的課題項目開展教學內容，將各個獨立分散的模擬或數字電路模塊的設計進行有機串聯，使之成為具有連貫性的課題實踐內容。在教學周期內，以學生為主體、教師為引導的教學模式，令學生“做中學”，讓學生有目的地將理論切實應用于實踐中，完成“構思、設計、實踐和驗證”的整體流程，使學生系統地掌握集成電路全定制方案的具體實施方法及設計操作流程。同時，通過以小組為單位，進行團隊合作，在組內或組間的相互交流與學習中，相互促進提高，培養學生善于思考、發現問題及解決問題的能力，鍛煉學生團隊工作的能力及創新能力，并可以通過對新結構、新想法進行不同程度獎勵加分的形式以激發學生的積極性和創新力。此外，該門課程的考核形式也不同，不是通過以往的試卷筆試形式來確定學生得分，而是以畢業論文的撰寫要求，令每一組提供一份完整翔實的數據報告，鍛煉學生撰寫論文、數據整理的能力，為接下來學期中的畢業設計打下一定的基礎。而對于教師的要求，不僅要有扎實的理論基礎還應具備豐富的實踐經驗，因此青年教師要不斷提高專業能力和素質。可通過參加研討會、專業講座、企業實習、項目合作等途徑分享和學習實踐經驗，同時還應定期邀請校外專家或專業工程師進行集成電路方面的專業座談、學術交流、技術培訓等，進行教學及實踐的指導。

三、加強EDA實踐教學

首先，根據企業的技術需求，引進目前使用的主流EDA工具軟件，讓學生在就業前就可以熟練掌握應用，將工程實際和實驗教學緊密聯系，積累經驗的同時增加學生就業及繼續深造的機會，為今后競爭打下良好的基礎。2009―2015年，黑龍江大學先后引進數字集成電路設計平臺Xilinx和FPGA實驗箱、華大九天開發的全定制集成電路EDA設計工具Aether以及Synopsys公司的EDA設計工具等，最大可能地滿足在校本科生和研究生的學習和科研。而面對目前學生人數眾多但實驗教學資源相對不足的情況，如果可以借助黑龍江大學的校園網進行網絡集成電路設計平臺的搭建，實現遠程登錄，則在一定程度上可以滿足學生在課后進行自主學習的需要[5]。

其次，根據企業崗位的需求可合理安排EDA實踐教學內容，適當增加實踐課程的學時。如通過運算放大器、差分放大器、采樣電路、比較器電路、DAC、邏輯門電路、有限狀態機、分頻器、數顯鍵盤控制等各種類型電路模塊的設計和仿真分析，令學生掌握數字、模擬、數模混合集成電路的設計方法及流程，在了解企業對于數字、模擬、數模混合集成電路設計以及版圖設計等崗位要求的基礎上，有針對性地進行模塊課程的學習與實踐操作的鍛煉，使學生對于相關的EDA實踐內容真正融會貫通，為今后就業做好充足的準備。

第三，根據集成電路設計本科理論課程的教學內容，以各應用軟件為基礎，結合多媒體的教學方法，選取結合于理論課程內容的實例，制定和編寫相應內容的實驗課件及操作流程手冊，如黑龍江大學的“CMOS模擬集成電路設計”和“數字集成電路設計”課程，都已制定了比較詳盡的實踐手冊及實驗內容課件；通過網絡平臺，使學生能夠更加方便地分享教學資源并充分利用資源隨時隨地地學習。

篇12

PBL全稱為Problem—Based Learning，被翻譯成“基于問題學習”或“問題式學習”。其基本思路是以問題為基礎來展開學習和教學過程[2]。PBL教學法是以問題為基礎，以學生為主體，以小組討論形式，在老師的參與和指導下，圍繞某一具體問題開展研究和學習的過程，培養學生獨立思考能力[3]。如今PBL教學已經成為美國教育中最重要和最有影響力的教學方法。

1 研究背景

1.1 數字邏輯課程的內容及其教學中存在的問題

數字邏輯課程的主要內容包括數字邏輯基礎和數字電路兩個部分，在學習過程中學生應把握好這兩條貫穿整個課程的主線。數字邏輯基礎是研究數字電

路的數學基礎，教師在教學中應使學生明確數字電路中邏輯變量的概念，掌握邏輯代數(布爾代數)的基本運算公式、定理，能夠熟練對邏輯函數進行化簡。數字電路是解決邏輯問題的硬件電路，包括組合邏輯電路和時序邏輯電路兩種基本形式。對于每一種電路形式，教師應指導學生從基本單元電路入手，熟悉其常用中規模集成電路的原理及使用方法，掌握數字電路(組合和時序電路)的分析和設計方法，并了解數字系統的現代設計方法。

我們根據教學內容，總結數字邏輯課程具有以下幾個特點：

1) 數字邏輯課程是一門既抽象又具體的課程。在邏輯問題的提取和描述方面是抽象的，而在邏輯問題的實現上是具體的。因此，學習中既要務虛，又要務實。

2) 理論知識與實際應用緊密結合。該課程各部分知識與實際應用直接相關，學習中必須將理論知識與實際問題聯系起來，真正培養解決實際問題的能力。

3) 邏輯設計方法靈活。許多問題的處理沒有固定的方法和步驟，很大程度上取決于操作者的邏輯思維推理能力、知識廣度和深度、以及解決實際問題的能力。換而言之，邏輯電路的分析與設計具有較大的彈性和可塑性。

筆者發現在實際教學過程中存在以下一些問題。

1) 在教學方式上，很多教師仍然在以“滿堂灌”的教學方式為主，整堂課以教師為中心，教師將書本上現成的內容、公式、定理、結論講授給學生，這使學生不能主動地去思考和探索，只能機械地記憶若干公式定理結論，長期下去會使學生失去學習興趣。

2) 在實驗實踐環節上，一些教師側重理論知識的講授，忽視實驗實踐環節，致使學生在面對具體應用問題時手忙腳亂，不知道如何運用所學的知識去解決問題。在實驗方案的選擇上，一些教師以傳統實驗為主，擴展性不足，使學生無法與實際工程項目接軌，不能很好地解決實際問題。

1.2 PBL教學的內涵

在傳統教學中，我們習慣于把知識的獲得和應用看成是教學中兩個獨立的階段。實際上，知識的應用并不是知識的套用，在應用知識解決有關問題的過程中，學習者常常需要針對當前的具體問題進行具體分析，在原有知識的基礎上建構出解決當前問題的方案。因此，應用知識解決問題的過程同樣是一個建構過程，在解決問題的過程中，學習者需要對問題背后所隱含的基本關系、基本規律做思考、分析、考察，從而建構起相應的知識。

以問題為導向的教學方法(PBL)是基于現實世界的以學生為中心的教育方式，與傳統的以學科為基礎的教學法有很大不同，PBL 強調以學生的主動學習為主，而不是傳統教學中的以教師講授為主；PBL 將學習與更大的任務或問題掛鉤，使學習者投入于問題中；它設計真實性任務，強調把學習設置到復雜的、有意義的問題情景中，通過學習者的自主探究和合作來解決問題，從而學習隱含在問題背后的科學知識，形成解決問題的技能和自主學習的能力，真正提高學習者分析問題、解決問題的能力。

當今的建構主義者越來越重視問題在學習中的作用，以問題為中心，以問題為基礎，讓學生通過解決問題來學習，通過高水平的思維來學習，這是當今教學改革的重要思路。

2 PBL教學模式在數字邏輯課程中的應用

2.1 教材選擇

針對PBL教學法，根據計算機工程專業的特點，筆者選擇由歐陽星明主編、華中科技大學出版社出版的《數字邏輯》(第四版)作為基礎教材，由歐陽星明主編、人民郵電出版社出版的《數字電路邏輯設計》作為參考教材。選擇教材的目的是理論和實踐相結合，每本教材各有其側重點。

2.2 PBL教學法的教學設計

在“基于問題學習”模式的課堂中，教師是指導者，學生是活動的主體，它要求學生要會主動地去尋找學習中的問題，然后帶著問題，在自己能力所及的范圍內概括和應用知識，運用各種已有的知識和科學的方法去分析問題和解決問題。其教學目標立足于培養學生靈活的知識基礎，發展高層次思維能力、自主學習能力以及合作學習能力。基于問題學習體現在課堂上，最突出的特點就是促使學生積極參與到學習中去，成為積極主動的學習者，從而去努力學習新的知識和技能，并能逐漸把所學知識整合，最終達到用知識來解決問題的目的。 轉貼于

作者在多年教學經驗基礎上，針對PBL教學模式，提出“2+2”教學方案，包括4個教學環節：提出問題解決問題方案討論總結評價。

在上述4個環節中，教師主要參與提出問題環節和總結評價環節，學生主要參與解決問題環節和方案討論環節。下面具體說明各個環節的設置。

1) 提出問題。

提出問題環節是教學方案中的第一個環節，也是教師參與的第一個環節。在這個環節中教師應該根據所講課程內容的不同設計出不同的問題，好的問題是整個學習過程中的關鍵。一個好的問題能夠充分調動學生自主學習能力以及合作學習能力，使學生參與到學習過程中，調動學生學習熱情。

筆者講到組合邏輯電路設計時，提出的問題是設計一個全加器，用硬件描述語言VHDL進行描述并在試驗箱上進行實現，同時還給出一個已經設計好的參考例程，共學生參考學習；在講到時序邏輯電路設計時，提出的問題是設計一個汽車尾燈控制器，并對選用的邏輯門器件進行了要求。

這個環節的實施能夠提高學生的學習積極性，使學生產生學習需求，培養了學生的問題意識。

2) 解決問題。

解決問題環節是以學生為主體的環節，是學生對老師提出的問題進行解決。在這個環節中，老師首先對學生進行分組，根據學生學習情況，以5～7個人為一組。學生接受任務后學習興趣提高，小組成員進行分工，采取各種方法來完成任務。每個小組共同學習，學習好的同學帶動大家一起學習，互相幫助，學生變被動為主動，主動地思考和探索老師所提出的問題，在解決問題的過程中進行學習。在實際解決問題過程中，學生將面臨一些困難，如邏輯器件的選擇上、語言的描述上、具體問題的實現上，等等。

通過這一環節，教師也感受到同學們的想象力、創造力和動手能力等都是非常強的。

3) 方案討論。

在方案討論這個環節中，學生根據學習到的知識對自己所設計的方案進行討論，積極發言，提出自己的見解，說明自己的理由。教師根據學生們的發言，指出其合理的地方，對其不足的地方進行指正，引導學生解決問題。如在全加器的設計問題中，有的小組采用的是多種邏輯門電路進行設計，有的小組基于經濟問題考慮，只采用與非門電路來進行設計，每個小組都詳細闡明自己的觀點，對自己的設計方案進行論證。

在這個環節，老師應強調放開思路，開拓創新，

鼓勵學生進行多途徑思考，全方位構思。這樣既加強了學生們學習自覺性、開創性，又培養學生更多地進行綜合思考，得到更多的鍛煉，提高分析和解決復雜問題的能力。

4) 總結評價。

小組必須在規定時間內完成設計開發任務。各個小組分別展示各自成果，其他小組學生提出問題進行互動并相互評價，老師給出點評并比較各自設計的優缺點，最后老師進行總結評價。這個環節中，教師作為主要參與者，一方面要對知識進行系統性的總結歸納，使學生對知識的掌握具有條理性，另一方面還要對學生進行啟發式擴展，使學生的知識面更廣，同時對一些難點重點再次進行強調，增加學生對知識的理解。

3 結語

數字邏輯是一門理論聯系實踐比較強的課程，在教學中采用PBL教學模式，不僅可以提高學生掌握知識的能力和培養學生的創造性思維能力，還能提高學生的交流和合作能力。PBL教學可以使得數字邏輯課程目標更好的實現，能夠引導學生自主學習，在實際的教學中，取得了良好的教學效果。

參考文獻：

篇13

時至今日,由IEEE(國際電氣電子工程師協會)舉辦的ISSCC已經走過了57個年頭。集成電路歷史上一些里程碑式的創新大都會在ISSCC上首次公布:從1962年仙童公司的TTL(晶體管-晶體管邏輯)電路開辟了數字電路的集成時代,到1968年泰克公司的集成放大器將模擬電路帶入集成時代,再到1974年英特爾公司的8位處理器開啟了計算普及之門;更不用說多核、高性能CPU、低功耗技術、視頻處理器、可編程DSP(數字信號處理器)、WiFi、藍牙、CCD圖像傳感器等人們耳熟能詳的信息技術。

本次會議設有10個議題:低功耗數字技術、高性能數字技術、存儲器、模擬、射頻、數據轉換器、無線、有線、圖像/顯示/微電子機械系統/醫療和技術方向。

根據ISSCC公布的論文統計,來自世界多個國家和地區的半導體企業和高校等研究機構共向大會提交了638篇論文,其中有210篇被大會錄用。這兩個數字分別略高于2009年的582篇和203篇,稍低于2008年的656篇和237篇。從地域上看,北美和歐洲的論文數在國際金融危機最為嚴重的2008年也處于谷底,分別為78篇和52篇,而今年則達到86篇和59篇。從機構分布上看,在會議上達到或超過4篇的共有15家,其中英特爾以13篇位居其首,而產業界和學術界分別以51%和49%的比例在論文數量上平分秋色。

從注冊觀眾上,今年的觀眾數量較2009年提高了一成。集成電路產業歷來是整個IT產業的風向標,此次會議在論文和觀眾數量上都有所回升,這對于整個IT產業是個好消息。

我國內地是在2005年、2006年和2008年分別由新濤科技(上海)有限公司、中科院半導體所和清華大學實現了企業、研究機構和高校在ISSCC上論文的零突破。

高性能處理器龍爭虎斗

高性能處理器依舊是ISSCC的熱門之一,英特爾與AMD、IBM與Sun這兩對“冤家對手”,各自在會議上亮出自家的“鎮山之寶”。

32nm處理器成為英特爾與AMD比武的擂臺。英特爾在其《Westmere:32nm IA處理器家族》的論文中,披露了32nm 處理器Westmere系列的技術細節。Westmere在性能上從45nm處理器Nehalem的4內核/8線程提升到6內核/12線程,L3 緩存從8MB提升到12MB,晶體管數量則從7.31億個增加到11.7億個。得益于32nm制程技術,6個內核的Westmere的芯片面積(240mm2)甚至略小于4個內核的Nehalem(262mm2)。Westmere還在電源輸入端引入了反諧振電路和LC濾波器,以降低電源噪聲對QPI總線和DDR時鐘的干擾。

AMD沒有出現在ISSCC統計的論文達到或超過4篇的統計名單中,它在《32nm SOI CMOS下實現的x86-64內核》的論文中介紹了未來AMD 32nm處理器內核的一些特征:采用SOI技術,主頻超過3GHz,單個內核的功耗控制在2.5W~25W之間。

在RISC處理器上,IBM了性能較之上代產品POWER 6有近5倍提升的處理器POWER 7,這種計算性能的大幅提升,在當今處理器的更新換代中還是罕見的。POWER 7擁有8個內核,每個內核含4個線程。POWER 7采用45nm SOI工藝,它將原有外置的L3緩存集成到芯片上,每個內核擁有4MB的L3緩存,整個芯片的L3緩存高達32MB,芯片面積為467mm2。

被Oracle納入旗下的Sun在會上介紹了UltraSPARC家族的下一代產品的技術特征:采用40nm制程、16內核、128線程。這一信息的披露給UltraSPARC的用戶帶來些許的安慰,但Sun能否將其付諸實施,那還要Oracle說了算。

英特爾還在會上介紹了采用SoC(片上系統)技術的48內核處理器Message passing。這款被稱之為“SCC”(單芯片云計算)的處理器,除了在數據吞吐方面獨具匠心外,其工作頻率和電壓分別設有28檔和8檔,可以分別獨立調節,從而有效地降低了功耗。

綜觀高端處理器設計,各家都有自己的獨門絕技,而各家共同關注的依舊是在降低功耗的同時通過增加內核數量來提升整體性能。

低功耗處理器跨越1GHz門檻

與高端處理器將對性能的追求放在首位不同,降低功耗成為低功耗處理器的第一訴求。如今,伴隨著智能手機、消費電子產品以及其他嵌入式應用的發展,性能的提升已經成為低功耗處理器亟待解決的問題。

以未來智能手機的需求為例,它要求具有主頻到達GHz量級,高達100Mbps的數據傳輸率,而且智能手機的總功耗應該限制在1W水平上。通常,功耗和計算性能如同魚與熊掌一樣不可兼得。于是,一些創新的技術被引入低功耗處理器的設計之中。

英特爾在本次ISSCC上介紹了一種采用45nm工藝的自適應處理器原型。這種處理器內核應用錯誤診斷和錯誤恢復電路,實現了降低電壓和提高主頻兩個目的,該處理器在0.8伏這個超低的、接近門限電壓的工作電壓下,性能提高了22%。與此同時,該芯片1.3GHz的主頻也使得低功耗處理器的主頻突破了1GHz的門檻。