引論：我們?yōu)槟砹?篇硬件設(shè)計(jì)論文范文，供您借鑒以豐富您的創(chuàng)作。它們是您寫(xiě)作時(shí)的寶貴資源，期望它們能夠激發(fā)您的創(chuàng)作靈感，讓您的文章更具深度。

硬件設(shè)計(jì)論文:硬件產(chǎn)品工藝設(shè)計(jì)論文

1工藝設(shè)計(jì)流程及內(nèi)容

工藝設(shè)計(jì)團(tuán)隊(duì)在進(jìn)行工藝過(guò)程的設(shè)計(jì)時(shí)一般先需要如下原始資料：產(chǎn)品裝配圖和零件圖，企業(yè)的制造相關(guān)信息。產(chǎn)品裝配圖有助于工藝設(shè)計(jì)師了解零件在產(chǎn)品上的位置，所起到的作用以及工作的條件情況；零件圖則表明了該零件的尺寸和精度要求；了解企業(yè)的制造相關(guān)信息有利于工藝設(shè)計(jì)師根據(jù)生產(chǎn)廠的生產(chǎn)條件，生產(chǎn)廠現(xiàn)有的設(shè)備規(guī)格，型號(hào)及性能，物資供應(yīng)狀況等信息設(shè)計(jì)出更加符合本企業(yè)的產(chǎn)品工藝設(shè)計(jì)。這些原始資料是制定工藝設(shè)計(jì)的基礎(chǔ)。根據(jù)工藝設(shè)計(jì)流程和工藝設(shè)計(jì)相關(guān)內(nèi)容，可以把工藝設(shè)計(jì)活動(dòng)分為四個(gè)階段活動(dòng)。及時(shí)階段：工藝性分析階段，工藝設(shè)計(jì)人員從產(chǎn)品詳細(xì)設(shè)計(jì)人員處獲得新產(chǎn)品的CAD圖，對(duì)CAD圖進(jìn)行工藝性分析，審查圖紙上的視圖、尺寸和技術(shù)要求是否完整、統(tǒng)一、正確；找出重要的技術(shù)要求結(jié)合企業(yè)的加工能力分析是否能達(dá)到要求，分析零件的結(jié)構(gòu)工藝性，是否存在不合理的結(jié)構(gòu)或者可以改進(jìn)的地方，與產(chǎn)品設(shè)計(jì)人員協(xié)商。只有對(duì)零件的結(jié)構(gòu)工藝性進(jìn)行充分分析，才能清楚零件的結(jié)構(gòu)特點(diǎn)，加工表面與非加工表面、重要表面與非重要表面、技術(shù)要求的高低等直接影響零件加工性的因素，才能制定出最合理的工藝設(shè)計(jì)方案；第二階段：確定毛坯及其制造方式，通過(guò)圖紙的審查之后，設(shè)計(jì)人員開(kāi)始確定毛坯及其制造方式，毛坯的確定是工藝設(shè)計(jì)過(guò)程中的重要內(nèi)容，選擇不同的毛坯就會(huì)有不同的加工工藝，采用的設(shè)備，工裝也不同從，從而對(duì)生成率和成本有影響。因此必須正確的選擇毛坯類(lèi)型和制造方法，確定毛坯精度及余量，之后繪制毛坯圖；第三階段：擬定產(chǎn)品的工藝路線，工藝路線是指用各種方法將毛坯加工成零件的整個(gè)加工路線。在毛坯確定后，根據(jù)零件的技術(shù)要求、表面形狀、已知的各種機(jī)床加工工藝范圍、刀具的用途，就可以初步擬定零件表面的加工方法，工序的先后順序，工序的集中還是分散。工藝路線的擬定不但影響加工質(zhì)量和生產(chǎn)效率，而且影響工人的勞動(dòng)強(qiáng)度，影響設(shè)備投資，車(chē)間面積，生產(chǎn)成本等，因此擬定工藝路線是工藝設(shè)計(jì)過(guò)程中的關(guān)鍵階段；第四階段：進(jìn)行工序詳細(xì)設(shè)計(jì)，工藝路線擬定之后確定各工序的具體內(nèi)容。包括確定各工序加工余量、計(jì)算各工序尺寸及公差，選擇各工序使用的機(jī)床與工藝設(shè)備，確定各工序的切削用量及時(shí)間定額。工序設(shè)計(jì)應(yīng)該是在保障質(zhì)量的前提下，提高生產(chǎn)效率，這個(gè)階段最終形成加工工序卡片。當(dāng)過(guò)程流程圖，加工工序卡片都通過(guò)審核之后形成將文件，整理文件保存，整個(gè)產(chǎn)品開(kāi)發(fā)設(shè)計(jì)過(guò)程中的工藝設(shè)計(jì)到此結(jié)束。之后將文件下發(fā)，指導(dǎo)一線工人進(jìn)行生產(chǎn)。

2工藝設(shè)計(jì)過(guò)程的要素模型

質(zhì)量管理體系國(guó)際標(biāo)準(zhǔn)將過(guò)程定義為：一組將輸入轉(zhuǎn)化為輸出的相互關(guān)聯(lián)或相互作用的活動(dòng)[7]。過(guò)程方法是指組織內(nèi)各過(guò)程的系統(tǒng)的應(yīng)用，連同這些過(guò)程的識(shí)別和相互作用及其管理。過(guò)程構(gòu)成要素模型，如圖2所示。根據(jù)過(guò)程定義并結(jié)合圖2過(guò)程構(gòu)建要素模型可知:一個(gè)過(guò)程包括輸入、輸出、相關(guān)轉(zhuǎn)換活動(dòng)、所需資源、過(guò)程所處的環(huán)境以及檢測(cè)評(píng)價(jià)等六要素。其中輸入是實(shí)施過(guò)程的開(kāi)始，而輸出是完成過(guò)程的結(jié)果，通過(guò)使用合理的資源和科學(xué)的管理，來(lái)對(duì)處于一定的環(huán)境的過(guò)程進(jìn)行增值轉(zhuǎn)換活動(dòng)。為了確保過(guò)程的結(jié)果質(zhì)量，對(duì)輸入過(guò)程的要素、環(huán)境要求和輸出的結(jié)果（有形的或者無(wú)形的）以及在過(guò)程中的適當(dāng)階段應(yīng)進(jìn)行必要的監(jiān)控和評(píng)價(jià)。工藝設(shè)計(jì)過(guò)程中的轉(zhuǎn)化活動(dòng)是由一系列按照時(shí)序要求展開(kāi)的活動(dòng)，首先是包括審查圖紙、產(chǎn)品結(jié)構(gòu)及技術(shù)分析、工藝性評(píng)價(jià)的工藝性分析活動(dòng)，之后是選擇毛坯精度確定余量、繪制毛坯圖的確定毛坯及其制造方式活動(dòng)，然后是劃分加工階段及確定工序順序的擬定產(chǎn)品的工藝路線活動(dòng)，是確定工序余量計(jì)算工序尺寸及公差，選擇切削用量，計(jì)算時(shí)間額定，選擇加工設(shè)備及工藝裝備的詳細(xì)的工序設(shè)計(jì)活動(dòng)。

3工藝設(shè)計(jì)過(guò)程影響因素分析

工藝設(shè)計(jì)過(guò)程是指工藝設(shè)計(jì)相關(guān)的一切活動(dòng)，信息，數(shù)據(jù)，資源的總和。它是由一系列子過(guò)程工藝設(shè)計(jì)活動(dòng)組成。由于每個(gè)過(guò)程活動(dòng)的任務(wù)和目標(biāo)不一樣，如表1所示。使得不同階段的活動(dòng)所需的資源，輸入輸出，環(huán)境等要素也不同。在產(chǎn)品結(jié)構(gòu)性工藝審查，毛坯的選擇，工藝方案設(shè)計(jì)與評(píng)價(jià)，工裝設(shè)計(jì)，材料與工時(shí)定額等活動(dòng)時(shí)要綜合考慮企業(yè)自身?xiàng)l件，生產(chǎn)設(shè)備，生產(chǎn)能力，生產(chǎn)環(huán)境，工藝相關(guān)經(jīng)驗(yàn)，工具相關(guān)信息，設(shè)備相關(guān)參數(shù)，加工人員技術(shù)水平信息等影響因素，還要結(jié)合所處的環(huán)境和資源等因素，如環(huán)保規(guī)則，加工生產(chǎn)條件，安全條件，經(jīng)濟(jì)性等方面。輸出最經(jīng)濟(jì)，最可行，最合理的工藝設(shè)計(jì)方案等文件內(nèi)容指導(dǎo)企業(yè)生產(chǎn)制造。

4工藝設(shè)計(jì)缺陷因素結(jié)構(gòu)模型的構(gòu)建

為了更好的表達(dá)缺陷因素與工藝設(shè)計(jì)過(guò)程的關(guān)系，避免工藝設(shè)計(jì)缺陷的產(chǎn)生，并參考多數(shù)企業(yè)的工藝設(shè)計(jì)流程，采用過(guò)程方法構(gòu)建的工藝缺陷因素結(jié)構(gòu)關(guān)系模型，如圖3所示。從圖3可以看出硬件產(chǎn)品工藝設(shè)計(jì)過(guò)程是一個(gè)多層次，多步驟和分階段的設(shè)計(jì)過(guò)程。整個(gè)工藝設(shè)計(jì)過(guò)程涉及的影響因素因不同階段而不同，分布于產(chǎn)品工藝設(shè)計(jì)過(guò)程各個(gè)階段的活動(dòng)中。工藝缺陷影響因素結(jié)構(gòu)關(guān)系模型不僅表達(dá)出工藝設(shè)計(jì)過(guò)程中各設(shè)計(jì)階段間的邏輯順序關(guān)系，理順了工藝設(shè)計(jì)階段的各個(gè)活動(dòng)的輸入、輸出，而且還清晰地呈現(xiàn)出設(shè)計(jì)資源、環(huán)境等缺陷因素與工藝設(shè)計(jì)過(guò)程的關(guān)系，為以后的工藝設(shè)計(jì)缺陷的預(yù)防和控制提供了理論基礎(chǔ)。然而，從整個(gè)模型可以看出，影響工藝缺陷的因素比較多，在具體的工藝設(shè)計(jì)活動(dòng)中，往往是由于模型中缺陷因素不能合理有效的控制這些因素，增加了工藝設(shè)計(jì)缺陷的風(fēng)險(xiǎn)。因此，需要進(jìn)一步定量掌握工藝設(shè)計(jì)階段的影響因素對(duì)工藝設(shè)計(jì)活動(dòng)的影響程度，以及因素之間的互相影響關(guān)系，以便更好的，有針對(duì)性地采取措施來(lái)優(yōu)化工藝設(shè)計(jì)過(guò)程，提高工藝設(shè)計(jì)質(zhì)量。

5工藝缺陷影響因素定量化分析

5.1基于DEMATEL方法的工藝設(shè)計(jì)缺陷因素分析

DEMATEL（decisionmakingtrialandevaluationlaboratory）決策實(shí)驗(yàn)室分析法，是20世紀(jì)70年代出現(xiàn)的運(yùn)用圖論與矩陣論原理進(jìn)行系統(tǒng)因素分析的方法，它通過(guò)系統(tǒng)中各因素之間的邏輯關(guān)系構(gòu)建直接影響矩陣，計(jì)算各因素對(duì)其他因素的影響度以及被影響度，從而計(jì)算各因素的中心度和原因度，然后，根據(jù)因素所對(duì)應(yīng)的中心度和原因度，得出該因素所屬的種類(lèi)（原因性因素還是結(jié)果性因素）。DEMATEL方法關(guān)注的不僅是因素之間的兩兩直接影響關(guān)系，還考慮了所有因素之間的間接影響關(guān)系，從而獲取眾多因素中的關(guān)鍵因素。采用DEMATEL方法對(duì)影響工藝設(shè)計(jì)缺陷因素進(jìn)行量化分析，分析過(guò)程直觀、明晰，其結(jié)果不僅可以表達(dá)各缺陷因素之間的量化因果關(guān)系，還能根據(jù)量化結(jié)果對(duì)影響因素集進(jìn)行因果分類(lèi)和重要程度排序，為缺陷因素控制管理以及識(shí)別提供科學(xué)依據(jù)。

5.2基于DEMATEL方法的工藝設(shè)計(jì)缺陷因素分析步

驟如下（1）構(gòu)建各因素間的直接影響矩陣。工藝設(shè)計(jì)缺陷影響因素表示為T(mén)x，其中x=1，2，3……n，如果因素Ti對(duì)因素Tj有影響，則表示為tij。設(shè)定影響關(guān)系評(píng)價(jià)標(biāo)度(如根據(jù)較強(qiáng)，強(qiáng)，一般，弱，無(wú)五個(gè)等級(jí)分別賦值)，定義：當(dāng)i=j時(shí)，tij=0表示因素自身對(duì)自己無(wú)影響；當(dāng)因素Ti對(duì)因素Tj影響很弱時(shí)，tij=1；當(dāng)因素Ti對(duì)因素Tj影響一般時(shí)，tij=2；當(dāng)因素Ti對(duì)因素Tj影響較強(qiáng)時(shí)，tij=3；當(dāng)因素Ti對(duì)因素Tj影響很強(qiáng)時(shí)，tij=4。構(gòu)造因素間的影響矩陣G。影響度Hi為綜合影響矩陣D中i行的行和，表示因素Ti對(duì)其他所有元素的綜合影響值。被影響度Lj為綜合影響矩陣T中j列的列和，表示Tj受其他所有因素的綜合影響值。中心度Mi為綜合影響矩陣T中第i行的行和與第i列的列和之和，表示該因素在系統(tǒng)中的重要性程度。原因度Ui為綜合影響矩陣T中的第i行之和與第i列之和的差，表示該因素與其他因素的因果邏輯關(guān)系程度，若為正，表示該因素對(duì)其他因素的影響大，稱(chēng)為原因因素;若為負(fù)，則表示該因素受其他因素的影響大，稱(chēng)為結(jié)果因素。（5）根據(jù)第四步計(jì)算的結(jié)果，以Ui為縱軸，Mi為橫軸，繪制因素的原因—結(jié)果圖，得出各缺陷因素的影響度和被影響度排序。

5.3舉例分析

以某雨彈發(fā)射架的工藝設(shè)計(jì)為例，影響雨彈發(fā)射架工藝設(shè)計(jì)缺陷的因素眾多、關(guān)系復(fù)雜。按上述方法，從與工藝設(shè)計(jì)有關(guān)過(guò)程活動(dòng)的角度來(lái)考慮，同時(shí)考慮輸入輸出類(lèi)、資源類(lèi)、環(huán)境類(lèi)以及監(jiān)測(cè)評(píng)價(jià)四大類(lèi)工藝缺陷影響因影響因素體系，構(gòu)建了雨彈發(fā)射架工藝設(shè)計(jì)缺陷因素表以及按DEMATEL方法步驟計(jì)算出綜合數(shù)據(jù)，如表2所示。（1）缺陷因素的原因—結(jié)果圖根據(jù)綜合影響關(guān)系表，以Ui為縱軸，Mi為橫軸，繪制因素的原因—結(jié)果圖，得出各缺陷因素的影響度和被影響度排序。應(yīng)用SPSS軟件將各雨彈發(fā)射架工藝設(shè)計(jì)影響因素標(biāo)注在坐標(biāo)系上，如圖4所示。（2）分析結(jié)果由以上結(jié)果從整體所有因素可以看到：（1）雨彈發(fā)射架工藝設(shè)計(jì)的原因因素有24個(gè)位于0線以上，依次f1、f2、f3、f4、f5、f7、f8、f10、f11、f13、f14、f15、f17、f21、f23、f24、f25、f28、f30、f32、f35、f37、f39、f40，它們是導(dǎo)致雨彈發(fā)射架工藝設(shè)計(jì)缺陷的主導(dǎo)因素。根據(jù)20/80原則，影響度大小排序前五位為f10（工藝流程圖）、f13（工序操作指導(dǎo)卡片）、f5（現(xiàn)有生產(chǎn)能力資料）、f7（毛坯方案）、f2（組件明細(xì)）、所以，必須采取針對(duì)性的措施。（2）結(jié)果因素有16個(gè)位于0線以下，依次為f6、f9、f12、f16、f18、f19、f20、f22、f26、f27、f29、f31、f33、f34、f36、f38，這些因素受其他因素影響比較大。按被影響度大小排序前三位為f38（成本約束）、f22（毛坯的相關(guān)經(jīng)驗(yàn)）、f12（工序卡片），它們極易受到其他因素的影響，必須加以重視。（3）從工藝設(shè)計(jì)缺陷因素原因—結(jié)果圖中也可以分別按類(lèi)中的因素比較，如輸入輸出類(lèi)缺陷因素（正方形表示）中的f10（工藝流程圖）、f13（工序操作指導(dǎo)卡片）、f5（現(xiàn)有生產(chǎn)能力資料）中心度值較大，是輸入輸出類(lèi)最可能導(dǎo)致工藝設(shè)計(jì)缺陷的致因因素；從圖4可以看出輸入輸出類(lèi)因素相對(duì)其他類(lèi)因素大部分都在0線以上，這說(shuō)明此類(lèi)因素中原因因素較多，應(yīng)該給予一定控制。資源類(lèi)缺陷因素(圓圈表示)中f22（毛坯的相關(guān)經(jīng)驗(yàn)）原因度第二小，說(shuō)明受其他因素影響較大。環(huán)境類(lèi)缺陷因素（正三角形表示）中f38（成本約束）原因度最小，中心度第三大，說(shuō)明成本約束不僅受其他因素影響大外，自身影響其他因素也大，應(yīng)給予控制。監(jiān)測(cè)評(píng)價(jià)類(lèi)成本約束（倒三角形表示）f39，f40，都在0線以上，說(shuō)明此類(lèi)缺陷因素影響其他因素較多。（4）從整體來(lái)看缺陷因素f5（現(xiàn)有生產(chǎn)能力資料）、f10（工藝流程圖）、f12（工序卡片）、f13（工序操作指導(dǎo)卡片）、f22（毛坯的相關(guān)經(jīng)驗(yàn)）、f38（成本約束）相對(duì)離散，應(yīng)重點(diǎn)控制監(jiān)測(cè)。以上結(jié)果只是針對(duì)雨彈發(fā)射架工藝設(shè)計(jì)，對(duì)其他硬件產(chǎn)品工藝設(shè)計(jì)缺陷因素分析可參照此方法，但分析結(jié)果因產(chǎn)品而異。

6結(jié)論

采用過(guò)程方法，分析了影響硬件產(chǎn)品工藝缺陷的設(shè)計(jì)各個(gè)階段影響因素。從輸入、輸出、所需資源、所處環(huán)境、增值轉(zhuǎn)化活動(dòng)及監(jiān)測(cè)評(píng)價(jià)過(guò)程六要素系統(tǒng)地構(gòu)建了工藝缺陷的結(jié)構(gòu)關(guān)系模型，彌補(bǔ)了以往產(chǎn)品設(shè)計(jì)過(guò)程中對(duì)工藝設(shè)計(jì)缺陷影響因素關(guān)注的不足，直觀展現(xiàn)了影響因素、工藝設(shè)計(jì)階段與工藝缺陷之間的作用關(guān)系。在此基礎(chǔ)上，利用DEMATEL法對(duì)工藝缺陷活動(dòng)的影響因素之間定量化分析，得出各因素的影響大小和因素之間的因果關(guān)系，以此來(lái)針對(duì)性的控制。在雨彈發(fā)射架工藝設(shè)計(jì)中得到應(yīng)用。研究成果對(duì)其他企業(yè)預(yù)防和控制硬件產(chǎn)品工藝設(shè)計(jì)缺陷起到重要指導(dǎo)意義。

作者：劉衛(wèi)東 余為鋒 鄭慧萌 肖承地 單位：南昌大學(xué)

硬件設(shè)計(jì)論文:四旋翼飛行器硬件系統(tǒng)設(shè)計(jì)論文

近年來(lái)，隨著微電子技術(shù)、傳感器技術(shù)、信號(hào)處理技術(shù)的迅速發(fā)展，以及新能源、新材料的廣泛應(yīng)用，使四旋翼無(wú)人飛行器的控制算法與工程應(yīng)用得到了優(yōu)化與創(chuàng)新。國(guó)防科技大學(xué)、上海交通大學(xué)等學(xué)者提出了基于Backstepping方法、自抗擾控制、滑膜技術(shù)的控制［1，2］。斯坦福大學(xué)的STARMAC工程研發(fā)的四旋翼飛行器系統(tǒng)具有自主航點(diǎn)跟蹤的能力，具備多飛行器協(xié)同飛行水平［3］。麻省理工學(xué)院無(wú)人機(jī)集群健康管理計(jì)劃實(shí)現(xiàn)了通過(guò)地面操作實(shí)現(xiàn)多個(gè)無(wú)人機(jī)對(duì)動(dòng)態(tài)環(huán)境感知、重建并規(guī)劃飛行［4］。考慮到四旋翼飛行器具有非線性、多變量、強(qiáng)耦合等特點(diǎn)，要通過(guò)無(wú)刷電調(diào)控制4個(gè)無(wú)刷電機(jī)的轉(zhuǎn)速來(lái)實(shí)現(xiàn)由4個(gè)輸入量，6個(gè)自由度的欠驅(qū)動(dòng)系統(tǒng)的控制［5］。在四旋收稿日期:2014—06—05*基金項(xiàng)目:浙江省科技廳公益項(xiàng)目(2012C21082)翼飛行器控制系統(tǒng)設(shè)計(jì)的過(guò)程中對(duì)飛行原理進(jìn)行定性定量的分析，可以減少飛行實(shí)驗(yàn)平臺(tái)的搭建時(shí)間，也可為電源模塊、飛行控制模塊的設(shè)計(jì)提供理論基礎(chǔ)。為實(shí)現(xiàn)四旋翼飛行器的自穩(wěn)控制，通過(guò)陀螺儀、大氣壓力傳感器、三軸加速度傳感器采集到的數(shù)據(jù)對(duì)飛行姿態(tài)進(jìn)行解析，但是飛行時(shí)所產(chǎn)生的機(jī)體震動(dòng)、溫漂、零漂所帶來(lái)的誤差以及外界環(huán)境的干擾［6］，使位置姿態(tài)的估計(jì)與飛行高度的保持產(chǎn)生了較大的困難。對(duì)此，本文在飛行控制系統(tǒng)設(shè)計(jì)中對(duì)加速度傳感器與陀螺儀融合使用，解析姿態(tài)數(shù)據(jù)的過(guò)程中使用卡爾曼濾波算法，不但有效地減弱了陀螺儀的溫漂、零漂現(xiàn)象，還使得多傳感器間的優(yōu)缺點(diǎn)互補(bǔ)，提高了四旋翼飛行器的控制精度。

1飛行原理與機(jī)械結(jié)構(gòu)

四旋翼飛行器的旋翼對(duì)稱(chēng)地安裝在呈十字交叉的支架頂端，位置相鄰的旋翼旋轉(zhuǎn)方向相反，同一對(duì)角線上的旋翼旋轉(zhuǎn)方向相同，以此確保了飛行系統(tǒng)的扭矩平衡［7］，如圖1所示。四旋翼飛行器旋翼的旋轉(zhuǎn)切角是固定值，因此，要通過(guò)調(diào)節(jié)每個(gè)電機(jī)的轉(zhuǎn)速來(lái)實(shí)現(xiàn)六自由度的飛行姿態(tài)控制。增大或減少4個(gè)電機(jī)的轉(zhuǎn)速來(lái)完成垂直方向上的升降運(yùn)動(dòng)，調(diào)節(jié)1，3旋翼的轉(zhuǎn)速差來(lái)控制仰俯速率和進(jìn)退運(yùn)動(dòng)，調(diào)節(jié)2，4旋翼的轉(zhuǎn)速差來(lái)控制橫滾速率和傾飛運(yùn)動(dòng)，調(diào)節(jié)2個(gè)順時(shí)針旋轉(zhuǎn)電機(jī)和2個(gè)逆時(shí)針旋轉(zhuǎn)電機(jī)的相對(duì)速率來(lái)控制偏航運(yùn)動(dòng)。通過(guò)對(duì)飛行原理的分析，把可行性、低成本、易維護(hù)作為主要考慮因素，設(shè)計(jì)的樣機(jī)如圖2所示。機(jī)臂由鏤空工程塑料材料PA66和30%玻璃纖維制成，質(zhì)量相對(duì)較輕，強(qiáng)度大，對(duì)稱(chēng)電機(jī)軸距55cm，為保障水平起飛與平穩(wěn)著陸，四旋翼飛行器底部安裝起落架。電機(jī)旋翼等具體參數(shù)為:機(jī)體質(zhì)量為857g;較大負(fù)載約為300g;機(jī)身高度為31cm;飛行時(shí)間約為8min。在整機(jī)安裝過(guò)程中盡量保障重心在機(jī)械機(jī)構(gòu)的對(duì)稱(chēng)中心，實(shí)際飛行實(shí)驗(yàn)證明了系統(tǒng)動(dòng)力設(shè)備與機(jī)械結(jié)構(gòu)的可行性。

2總體結(jié)構(gòu)設(shè)計(jì)

四旋翼飛行器的硬件系統(tǒng)設(shè)計(jì)以飛控板為核心，搭載動(dòng)力設(shè)備、電源模塊與遙控模塊。圖3描述了以ATMEGA644P—AU為核心芯片搭載多傳感器的飛行控制系統(tǒng)總體結(jié)構(gòu)框圖，整體系統(tǒng)利用11．1V鋰電池供電，飛控與無(wú)刷電調(diào)以I2C總線數(shù)據(jù)傳輸來(lái)調(diào)節(jié)4個(gè)電機(jī)的轉(zhuǎn)速;在遙控模塊中，2．4MHz的控制信號(hào)通過(guò)PPM解碼板與飛控板進(jìn)行數(shù)據(jù)傳輸;在多傳感器系統(tǒng)中，大氣壓力感器用于飛行高度檢測(cè)，陀螺儀與加速度計(jì)的融合使用用于姿態(tài)解算。

3電源模塊

四旋翼飛行器由2200MAh，11．1V，持續(xù)放電倍率30C鋰電池供電，通過(guò)穩(wěn)壓電路的設(shè)計(jì)對(duì)不同電路進(jìn)行供電，確保各模塊正常穩(wěn)定的工作。控制系統(tǒng)設(shè)計(jì)需要5，3V兩種電平供電，電壓轉(zhuǎn)換電路如圖4所示。由鋰電池提供的11．1電壓經(jīng)兩塊7805穩(wěn)壓芯片后轉(zhuǎn)為5V電壓，一部分用于飛控板供電，一部分向預(yù)留的外部接口供電。經(jīng)7805輸出的5V電壓經(jīng)過(guò)2個(gè)MCP1700T穩(wěn)壓芯片輸出3V電壓，一部分供給控制系統(tǒng)的數(shù)字電路，一部分供給控制系統(tǒng)的模擬電路。330μF/25V電解電容器，10nF/16V鉭電容器，貼片電容器的并聯(lián)使用起到了防止電壓抖動(dòng)與濾波的作用。

4多傳感器控制模塊

為了地控制四旋翼飛行器的飛行姿態(tài)，需要在控制系統(tǒng)中加入不同的傳感器，加速度傳感器與三個(gè)陀螺儀來(lái)測(cè)量三軸加速度與角速度，大氣壓力傳感器通過(guò)測(cè)量起始位置與飛行位置的氣壓差對(duì)飛行高度控制，為自主導(dǎo)航功能提供支持。大氣壓力傳感器選擇的是Freescale公司的MPX4250A，在該集成傳感器芯片上，除具有壓阻式壓力傳感器外，還有用作溫度補(bǔ)償?shù)谋∧る娮杈W(wǎng)絡(luò)，測(cè)壓范圍為20～250kPa，輸出電壓為0．2～4．9V，工作溫度范圍為－40～+125℃。電路如圖5所示，可以根據(jù)壓力的大小，通過(guò)控制P_1和P_2選擇不同的放大倍數(shù)，提高采樣的精度。LIS344ALH是一種低功耗、高性能、高精度的三軸加速度傳感器，通過(guò)模擬輸出為外部電路提供直接測(cè)量信號(hào)，加速度傳感器的工作電壓為2．2～3．6V，檢測(cè)量程可以在±2gn或±4gn間選擇。其中，VREF為通過(guò)穩(wěn)壓芯片MCP1700T轉(zhuǎn)換為3V的穩(wěn)定電壓輸入。應(yīng)用電路如圖6所示，選擇100nF的貼片電容器作為VCC端的解耦電容，在輸出端使用1μF的濾波電容減小噪聲。考慮到振動(dòng)誤差無(wú)法通過(guò)加速度傳感器進(jìn)行補(bǔ)償，因此，陀螺儀選型的過(guò)程中把機(jī)械性能作為重要的考慮因素，選擇了可以在單芯片上實(shí)現(xiàn)完整單軸角速度響應(yīng)的ADXRS610陀螺儀傳感器。3個(gè)ADXRS610陀螺儀分別安裝于垂直于機(jī)體坐標(biāo)系的XYZ軸來(lái)實(shí)現(xiàn)系統(tǒng)三軸角速度的測(cè)量。

5實(shí)驗(yàn)與仿真

四旋翼飛行器在姿態(tài)解算時(shí)，陀螺儀傳感器直接測(cè)量的是角速度，在積分得到角度的過(guò)程中隨著時(shí)間的增長(zhǎng)會(huì)產(chǎn)生累計(jì)積分誤差，積分誤差產(chǎn)生的原因一方面是積分時(shí)間，另一方面，由于自身的機(jī)械特性會(huì)產(chǎn)生零漂溫漂等現(xiàn)象［8］。在陀螺儀的使用過(guò)程中融合加速度傳感器，不僅為陀螺儀提供了參考系，而且使加速度傳感器的靜態(tài)性能與陀螺儀良好的動(dòng)態(tài)性能相結(jié)合［9］，較好地抑制了外界干擾。數(shù)據(jù)經(jīng)卡爾曼濾波算法處理后，可有效地降低數(shù)據(jù)噪聲。圖8為加速度傳感器采樣數(shù)據(jù)與卡爾曼濾波后的數(shù)據(jù)比較，可以明顯地看到噪聲信號(hào)減小了，但是仍有少量的擾動(dòng)存在。圖9的曲線表明了陀螺儀采集角速度數(shù)據(jù)存在零漂、溫漂現(xiàn)象，當(dāng)確定零漂為0．05°，靜態(tài)輸出電壓為2．63V時(shí)，從波形圖中可以觀察到通過(guò)卡爾曼濾波處理后的積分?jǐn)?shù)據(jù)平滑收斂，不但對(duì)零點(diǎn)漂移進(jìn)行了補(bǔ)償，而且對(duì)累計(jì)積-10-5051015角度/（°）012345時(shí)間/s卡爾曼濾波后的數(shù)據(jù)加速度計(jì)采集數(shù)據(jù)圖8加速度計(jì)采樣數(shù)據(jù)經(jīng)卡爾曼濾波后的數(shù)據(jù)圖Fig8DatadiagramofsamplingdatasofaccelerometerprocessedbyKalmanfiltering分誤差，溫漂有較好的抑制作用。-10-5051015角度/（°）012345時(shí)間/s卡爾曼濾波后的陀螺儀數(shù)據(jù)陀螺儀積分?jǐn)?shù)據(jù)采集角速度數(shù)據(jù)。

6結(jié)論

本文從四旋翼飛行器的飛行原理入手，整合各個(gè)功能模塊并通過(guò)對(duì)主要傳感器的選型完成四旋翼飛行器控制系統(tǒng)的硬件電路設(shè)計(jì)，實(shí)現(xiàn)了飛行實(shí)驗(yàn)平臺(tái)的搭建，多次飛行實(shí)驗(yàn)證明了硬件系統(tǒng)的可行性，達(dá)到了預(yù)期設(shè)計(jì)目標(biāo)。在加速度傳感器與陀螺儀的融合使用過(guò)程中，通過(guò)卡爾曼濾波算法對(duì)數(shù)據(jù)進(jìn)行處理，有效地抑制了在硬件電路設(shè)計(jì)中無(wú)法避免的零漂、溫漂等干擾因素，仿真結(jié)果證明了該方法的有效性。

作者:李運(yùn)堂 單位: 中國(guó)計(jì)量學(xué)院機(jī)電工程學(xué)院

硬件設(shè)計(jì)論文:靜止無(wú)功發(fā)生器硬件電路設(shè)計(jì)論文

一、靜止無(wú)功發(fā)生器的工作原理與基本結(jié)構(gòu)

靜止無(wú)功發(fā)生器硬件電路主要包括:整流電路、逆變電路、智能功率模塊IPM的驅(qū)動(dòng)電路、過(guò)零檢測(cè)電路，電流調(diào)理電路，鎖相環(huán)電路。逆變電路采用了IPM，該芯片內(nèi)含驅(qū)動(dòng)電路，報(bào)警電路等獨(dú)特結(jié)構(gòu)，一方面提高了系統(tǒng)的性;另一方面也避免了保護(hù)電路的另外設(shè)計(jì)，簡(jiǎn)化了硬件裝置的設(shè)計(jì)。主電路主要由整流部分和逆變部分組成。整流部分通過(guò)三相不可控整流橋?qū)⑷嘟涣麟妷恨D(zhuǎn)換為三相直流電壓，在經(jīng)過(guò)電容濾波后得到穩(wěn)定的直流電壓。逆變部分采用SPWM控制技術(shù)來(lái)控制IPM內(nèi)部IGBT的開(kāi)斷從而獲得所需的補(bǔ)償電流。將整流輸出的直流電逆變轉(zhuǎn)化為交流電回饋到電網(wǎng)。IPM內(nèi)含保護(hù)電路，當(dāng)發(fā)生故障時(shí)，IPM的自保能力使得IGBT的損壞率較低，提高了系統(tǒng)的性。

二、SVG各硬件電路組成

(一)整流電路。整流電路采用三相不可控整流橋，輸出的三相直流電通過(guò)電容穩(wěn)壓、濾波獲得穩(wěn)定的直流電壓。根據(jù)以往的經(jīng)驗(yàn)，直流側(cè)電容取用4個(gè)2200μF/450V的電解電容，兩并兩串接進(jìn)電路。電路組成如圖2所示。為了避免大電流燒壞整流裝置，電容需要通過(guò)一個(gè)充電電阻對(duì)不可控整流橋的輸出端進(jìn)行充電，直到充滿(mǎn)在直接接到不可控整流橋的輸出端。另外，為避免故障發(fā)生，在不使用整流電路時(shí)要對(duì)濾波電容進(jìn)行放電。根據(jù)計(jì)算的電壓、電流，選用二極管整流模塊6RI30G－160G－120即(30A，1200V)。

(二)IPM及其外圍驅(qū)動(dòng)電路。通過(guò)計(jì)算智能功率模塊(IPM)參數(shù)，選用型號(hào)為PM25CLA120的IPM(25A，1200V)，內(nèi)部有IGBT，內(nèi)含驅(qū)動(dòng)電路。通過(guò)資料得知IPM驅(qū)動(dòng)電路的控制電源電壓范圍為13．5V～16．5V，本文選用4路隔離的l5V直流電源。利用DSP發(fā)出PWM信號(hào)經(jīng)光耦器件隔離后作為驅(qū)動(dòng)信號(hào)對(duì)IPM進(jìn)行控制。

(三)電流調(diào)理電路。該電路可將18A的電網(wǎng)電流相量轉(zhuǎn)換成0～3Vpp的電壓信號(hào)并實(shí)現(xiàn)過(guò)零點(diǎn)檢測(cè)功能。該電路與電壓調(diào)理電路的組成基本一致，不同之處在于互感器TVA1421－01用作電流互感器，采樣電阻取59Ω。若一次側(cè)電流為18A，二次側(cè)輸出(－0．5～+0．5)V的正弦波;經(jīng)放大電路，輸出電壓(－1．5～+1．5)V的正弦波;經(jīng)過(guò)加法電路輸出(0V～3．00V)的電壓信號(hào)。同時(shí)大于50Hz的正弦信號(hào)被濾除。過(guò)零比較電路在正弦波的過(guò)零時(shí)刻輸出下降沿跳變。

(四)鎖相環(huán)電路。本文采用了由TI公司生產(chǎn)的CD7H4C4046型鎖相環(huán)芯片對(duì)電網(wǎng)頻率進(jìn)行跟蹤，避免了利用固定頻率采樣時(shí)產(chǎn)生的誤差。本系統(tǒng)中，鎖相環(huán)的輸出信號(hào)有兩大作用:一是作為ADC模塊的轉(zhuǎn)換觸發(fā)信號(hào);二是作為事件管理器A(EVA)的時(shí)鐘輸入信號(hào)。通過(guò)鎖相環(huán)電路使其產(chǎn)生跟隨電網(wǎng)頻率變化的SP-WM波，從而控制后級(jí)逆變器。

三、結(jié)語(yǔ)

本文論述了靜止無(wú)功發(fā)生器的基本原理，實(shí)現(xiàn)了SVG的硬件電路設(shè)計(jì)，主要包括:逆變電路、整流電路的設(shè)計(jì)及儲(chǔ)能電容的選擇、電流調(diào)理電路、鎖相環(huán)電路、IPM及其外圍驅(qū)動(dòng)電路，并通過(guò)實(shí)驗(yàn)驗(yàn)證，各級(jí)電路的輸出符合實(shí)驗(yàn)要求。

作者:崔瑋瑋韋鈺陳宇晨王凱劉昱彤單位:上海工程技術(shù)大學(xué)

硬件設(shè)計(jì)論文:硬件電路設(shè)計(jì)論文

AD9883A是高性能的三通道視頻ADC可以同時(shí)實(shí)現(xiàn)對(duì)RGB三色信號(hào)的實(shí)時(shí)采樣。系統(tǒng)采用32位浮點(diǎn)芯片ADSP-21160來(lái)處理數(shù)據(jù),能實(shí)時(shí)完成伽瑪校正、時(shí)基校正,圖像優(yōu)化等處理,且滿(mǎn)足了系統(tǒng)的各項(xiàng)性能需求。ADSP-21160有6個(gè)獨(dú)立的高速8位并行鏈路口,分別連接ADSP-21160前端的模數(shù)轉(zhuǎn)換芯片AD9883A和后端的數(shù)模轉(zhuǎn)換芯片ADV7125。ADSP-21160具有超級(jí)哈佛結(jié)構(gòu),支持單指令多操作數(shù)(SIMD)模式,采用高效的匯編語(yǔ)言編程能實(shí)現(xiàn)對(duì)視頻信號(hào)的實(shí)時(shí)處理,不會(huì)因?yàn)樘幚頂?shù)據(jù)時(shí)間長(zhǎng)而出現(xiàn)延遲。

系統(tǒng)硬件原理框圖如圖1所示。系統(tǒng)采用不同的鏈路口完成輸入和輸出,可以避免采用總線可能產(chǎn)生的通道沖突。模擬視頻信號(hào)由AD9883A完成模數(shù)轉(zhuǎn)換。AD9883A是個(gè)三通道的ADC,因此系統(tǒng)可以完成單色的視頻信號(hào)處理,也可以完成彩色的視頻信號(hào)處理。采樣所得視頻數(shù)字信號(hào)經(jīng)鏈路口輸入到ADSP-21160,完成處理后由不同的鏈路口輸出到ADV7125,完成數(shù)模轉(zhuǎn)換。ADV7125是三通道的DAC,同樣也可以用于處理彩色信號(hào)。輸出視頻信號(hào)到灰度電壓產(chǎn)生電路,得到驅(qū)動(dòng)液晶屏所需要的驅(qū)動(dòng)電壓。ADSP-21160還有通用可編程I/O標(biāo)志腳,可用于接受外部控制信號(hào),給系統(tǒng)及其模塊發(fā)送控制信息,以使整個(gè)系統(tǒng)穩(wěn)定有序地工作。例如,ADSP-21160為灰度電壓產(chǎn)生電路和液晶屏提供必要的控制信號(hào)。另外,系統(tǒng)還設(shè)置了一些LED燈,用于直觀的指示系統(tǒng)硬件及DSP內(nèi)部程序各模塊的工作狀態(tài)。

本設(shè)計(jì)采用從閃存引導(dǎo)的方式加載DSP的程序文件,閃存具有很高的性?xún)r(jià)比,體積小,功耗低。由于本系統(tǒng)中的閃

存既要存儲(chǔ)DSP程序,又要保存對(duì)應(yīng)于不同的伽瑪值的查找表數(shù)據(jù)以及部分預(yù)設(shè)的顯示數(shù)據(jù),故選擇ST公司的容量較大的M29W641DL,既能保存程序代碼,又能保存必要的數(shù)據(jù)信息。

圖2為DSP與閃存的接口電路。因?yàn)椴捎?位閃存引導(dǎo)方式,所以ADSP-21160地址線應(yīng)使用A20-A0,數(shù)據(jù)線為D39—32,讀、寫(xiě)和片選信號(hào)分別接到閃存相應(yīng)引腳上。

系統(tǒng)功能及實(shí)現(xiàn)

本設(shè)計(jì)采用ADSP-21160完成伽瑪校正、時(shí)基校正、時(shí)鐘發(fā)生2S、圖像優(yōu)化和控制信號(hào)的產(chǎn)生等功能。

1伽瑪校正原理

在LCD中,驅(qū)動(dòng)IC/LSI的DAC圖像數(shù)據(jù)信號(hào)線性變化,而液晶的電光特性是非線性,所以要調(diào)節(jié)對(duì)液晶所加的外加電壓,使其滿(mǎn)足液晶顯示亮度的線性,即伽瑪(Y)校正。Y校正是一個(gè)實(shí)現(xiàn)圖像能夠盡可能真實(shí)地反映原物體或原圖像視覺(jué)信息的重要過(guò)程。利用查找表來(lái)補(bǔ)償液晶電光特性的Y校正方法能使液晶顯示系統(tǒng)具有理想的傳輸函數(shù)。未校正時(shí)液晶顯示系統(tǒng)的輸入輸出曲線呈S形。伽瑪表的作用就是通過(guò)對(duì)ADC進(jìn)來(lái)的信號(hào)進(jìn)行反S形的非線性變換,最終使液晶顯示系統(tǒng)的輸入輸出曲線滿(mǎn)足實(shí)際要求。

LCD的Y校正圖形如圖3所示,左圖是LCD的電光特性曲線圖,右圖是LCD亮度特性曲線和電壓的模數(shù)轉(zhuǎn)換圖。

2伽瑪校正的實(shí)現(xiàn)

本文采用較科學(xué)的Y校正處理技術(shù),對(duì)數(shù)字三基色視頻信號(hào)分別進(jìn)行數(shù)字Y校正(也可以對(duì)模擬三基色視頻信號(hào)分別進(jìn)行Y校正)。在完成v校正的同時(shí),并不損失灰度層次,使全彩色顯示屏圖像更鮮艷,更逼真,更清晰。

某單色光Y調(diào)整過(guò)程如圖4所示,其他二色與此相同。以單色光v調(diào)整為例:ADSP-21160首先根據(jù)外部提供的一組控制信號(hào),進(jìn)行及時(shí)次查表,得到Y(jié)調(diào)整系數(shù)(Y值)。然后根據(jù)該Y值和輸入的顯示數(shù)據(jù)進(jìn)行第二次查表,得到經(jīng)校正后的顯示數(shù)據(jù)。及時(shí)次查表的Y值是通過(guò)外部的控制信號(hào)輸入到控制模塊進(jìn)行及時(shí)次查表得到的。8位顯示數(shù)據(jù)信號(hào)可查表數(shù)字0～255種灰度級(jí)顯示數(shù)據(jù)(Y校正后)。

3圖像優(yōu)化

為了提高圖像質(zhì)量,ADSP-21160內(nèi)部還設(shè)計(jì)了圖像效果優(yōu)化及特技模塊,許多在模擬處理中無(wú)法進(jìn)行的工作可以在數(shù)字處理中進(jìn)行,例如,二維數(shù)字濾波、輪廓校正,細(xì)節(jié)補(bǔ)償頻率微調(diào)、的彩色矩陣(線性矩陣電路),黑斑校正、g校正、孔闌校正、增益調(diào)整、黑電平控制及雜散光補(bǔ)償、對(duì)比度調(diào)節(jié)等,這些處理都提高了圖像質(zhì)量。

數(shù)字特技是對(duì)視頻信號(hào)本身進(jìn)行尺寸、位置變化和亮,色信號(hào)變化的數(shù)字化處理,它能使圖像變成各種形狀,在屏幕上任意放縮,旋轉(zhuǎn)等,這些是模擬特技無(wú)法實(shí)現(xiàn)的。還可以設(shè)計(jì)濾波器來(lái)濾除一些干擾信號(hào)和噪聲信號(hào)等,使圖像的清晰度更高,更好地再現(xiàn)原始圖像。所有的信號(hào)和數(shù)據(jù)都是存儲(chǔ)在DSP內(nèi)部,由它內(nèi)部產(chǎn)生的時(shí)鐘模塊和控制模塊實(shí)現(xiàn)的。

4時(shí)基校正及系統(tǒng)控制

由于ADSP-21160內(nèi)部各個(gè)模塊的功能和處理時(shí)間不同,各模塊之間存在一定延時(shí),故需要進(jìn)行數(shù)字時(shí)基校正,使存儲(chǔ)器最終輸出的數(shù)據(jù)能?chē)?yán)格對(duì)齊,而不會(huì)出現(xiàn)信息的重疊或不連續(xù)。數(shù)字時(shí)基校正主要用于校正視頻信號(hào)中的行,場(chǎng)同步信號(hào)的時(shí)基誤差。首先,將被校正的信號(hào)以它的時(shí)基信號(hào)為基準(zhǔn)寫(xiě)入存儲(chǔ)器,然后,以TFT-LCD的時(shí)基信號(hào)為基準(zhǔn)讀出,即可得到時(shí)基誤差較小的視頻信號(hào)。同時(shí)它還附加了其他功能,可以對(duì)視頻信號(hào)的色度、亮度、飽和度進(jìn)行調(diào)節(jié),同時(shí)對(duì)行、場(chǎng)相位、負(fù)載波相位進(jìn)行調(diào)節(jié),并具有時(shí)鐘臺(tái)標(biāo)的功能。

控制模塊主要負(fù)責(zé)控制時(shí)序驅(qū)動(dòng)邏輯電路以管理和操作各功能模塊,如顯示數(shù)據(jù)存儲(chǔ)器的管理和操作,負(fù)責(zé)將顯示數(shù)據(jù)和指令參數(shù)傳輸?shù)轿?負(fù)責(zé)將參數(shù)寄存器的內(nèi)容轉(zhuǎn)換成相應(yīng)的顯示功能邏輯。內(nèi)部的信號(hào)發(fā)生器產(chǎn)生控制信號(hào)及地址,根據(jù)水平和垂直顯示及消隱計(jì)數(shù)器的值產(chǎn)生控制信號(hào)。此外,它還可以接收外部控制信號(hào),以實(shí)現(xiàn)人機(jī)交互,從而使該電路的功能更加強(qiáng)大,更加靈活。此外,ADSP21160的內(nèi)部還設(shè)計(jì)了I2C總線控制模塊,模擬FC總線的工作,為外部的具有I2C接口的器件提供SCLK(串行時(shí)鐘信號(hào))和SDA(雙向串行數(shù)據(jù)信號(hào))。模擬I2C工作狀態(tài)如圖5和圖6所示。

系統(tǒng)軟件實(shí)現(xiàn)

在軟件設(shè)計(jì)如圖7所示,采用Matlab軟件計(jì)算出校正值,并以查找表的文件形式存儲(chǔ),供時(shí)序的調(diào)用。系統(tǒng)上電

開(kāi)始,首先要完成ADSP-21160的一系列寄存器的設(shè)置,以使DSP能正確有效地工作。當(dāng)ADSP-21160接收到有效的視頻信號(hào)以后,根據(jù)外部控制信息確定Y值。為適應(yīng)不同TFT-LCD屏對(duì)視頻信號(hào)的顯示,系統(tǒng)可以通過(guò)調(diào)整Y值,以調(diào)節(jié)顯示效果到。再如圖4所示,對(duì)先前預(yù)存的文件進(jìn)行查表,得到所需的矯正后的值,然后暫存等待下一步處理。系統(tǒng)還可以根據(jù)視頻信號(hào)特點(diǎn)和用戶(hù)需要完成一些圖像的優(yōu)化和特技,如二維數(shù)字濾波、輪廓校正、增益調(diào)整、對(duì)比度調(diào)節(jié)等。這些操作可由用戶(hù)需求選擇性使用。利用ADSP-21160還可以實(shí)現(xiàn)圖像翻轉(zhuǎn)、停滯等特技。進(jìn)行數(shù)字時(shí)基校正,主要用于校正視頻信號(hào)中的行、場(chǎng)同步信號(hào)的時(shí)基誤差,使存儲(chǔ)器最終輸出的數(shù)據(jù)能?chē)?yán)格對(duì)齊,而不會(huì)出現(xiàn)信息的重疊或不連續(xù)。除了以上所述的主要功能以外,ADSP-21160還根據(jù)時(shí)序控制信號(hào),為灰度電壓產(chǎn)生電路和TFT-LCD屏提供必要的控制信號(hào)。另外,ADSP-21160還能設(shè)置驅(qū)動(dòng)通用I/O腳配置的LED燈,顯示系統(tǒng)工作狀態(tài)。

結(jié)束語(yǔ)

本文介紹了基于ADSP-21160的液晶驅(qū)動(dòng)電路設(shè)計(jì)。該驅(qū)動(dòng)電路能完成伽馬校正、圖像優(yōu)化及時(shí)基校正等功能,并能提供具有足夠驅(qū)動(dòng)能力的時(shí)序和邏輯控制信號(hào),能驅(qū)動(dòng)大部分的TFT—LCD。用ADSP-21160設(shè)計(jì)驅(qū)動(dòng)電路實(shí)時(shí)性好、通用性強(qiáng)、速度快且高效,而且還能在ADSP-21160中嵌入其他功能模塊控制,增強(qiáng)系統(tǒng)的功能。這樣不僅充分利用了ADSP-21160資源,又節(jié)省了外部資源,簡(jiǎn)化了硬件電路的設(shè)計(jì)。作者將SONY的LCX029CPT顯示屏應(yīng)用在本文所設(shè)計(jì)的驅(qū)動(dòng)電路上,顯示出質(zhì)量很高的圖像,因此該設(shè)計(jì)滿(mǎn)足驅(qū)動(dòng)液晶顯示器的要求。

硬件設(shè)計(jì)論文:變壓器冷卻控制系統(tǒng)控制器硬件設(shè)計(jì)論文

摘要：變壓器的冷卻裝置是將變壓器在運(yùn)行中由損耗所產(chǎn)生的熱量散發(fā)出去，以保障變壓器可以安全正常的運(yùn)行。本文所進(jìn)行的主要核心部分就是對(duì)控制模塊進(jìn)行的設(shè)計(jì)，其中包括了可以對(duì)主變壓器風(fēng)扇投入與切除的溫度范圍進(jìn)行自行設(shè)定，也可以按照用戶(hù)的要求而變化。

關(guān)鍵詞：變壓器；冷卻控制系統(tǒng)；硬件

1變壓器冷卻控制系統(tǒng)控制模塊的設(shè)計(jì)總體思想

本文所進(jìn)行的就是對(duì)變壓器冷卻控制系統(tǒng)控制器模塊進(jìn)行設(shè)計(jì)，其中包括了可以對(duì)主變壓器風(fēng)扇投入與切除的溫度范圍進(jìn)行自行設(shè)定，也可以按照用戶(hù)的要求而變化。在傳統(tǒng)控制方式中，風(fēng)扇投切的溫度限制值是不能改變的，此外，風(fēng)扇電機(jī)的啟動(dòng)和停止溫度有一余量，不像傳統(tǒng)的控制方式中是一個(gè)定值，避免了頻繁啟動(dòng)的缺陷，此外還有運(yùn)行、故障保護(hù)及報(bào)警等信號(hào)的顯示及其與控制中心或調(diào)度中心的通訊，上傳這些信息，如變壓器油溫、風(fēng)扇運(yùn)行狀態(tài)有無(wú)故障等。至于風(fēng)扇的分組投切設(shè)置是為了節(jié)約電能，具有一定的經(jīng)濟(jì)意義，但這個(gè)分組數(shù)不宜過(guò)多，以免控制復(fù)雜，且散熱效果不佳。

控制器主要由AT89CS1單片機(jī)、A/D轉(zhuǎn)換器、鍵盤(pán)控制芯片，輸出模塊、通訊模塊以及自動(dòng)復(fù)位電路等組成，其中單片機(jī)是控制器的核心，AID轉(zhuǎn)換器是把輸入信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)。

2變壓器風(fēng)扇控制系統(tǒng)的硬件接線

基于以上的要求，我們?cè)O(shè)計(jì)的風(fēng)扇控制器的硬件線路圖如下頁(yè)圖1所示。變壓器風(fēng)扇控制中對(duì)控制模塊進(jìn)行改進(jìn)是本文研究的重點(diǎn)，其中包括主要芯片的選用以及一些抗干擾元件的使用。所以在本章節(jié)中，我們重點(diǎn)將要介紹變壓器風(fēng)扇冷卻控制模塊中的主要硬件芯片的作用、選用以及它們之間的連接力一法。

（1）單片機(jī)AT89C51（如圖1）。

AT89C51是Atmel公司生產(chǎn)的一種低功耗，高性能的8位單片機(jī)，具有8k的flash可編程只讀存儲(chǔ)器，它采用Atmel公司的高密度不易丟失的存儲(chǔ)器技術(shù)，并且和工業(yè)標(biāo)準(zhǔn)的80c51和80c52的指令集合插腳引線兼容，其集成的flash允許可編程存儲(chǔ)器可以在系統(tǒng)或者通用的非易失性的存儲(chǔ)器編程中進(jìn)行重新編程。AT89C51集成了一個(gè)8位的CPU，8K的flash。256字節(jié)的EDAM，32位的I/0總線。三個(gè)16字節(jié)的定時(shí)器/計(jì)數(shù)器，兩級(jí)六中段結(jié)構(gòu)，一個(gè)全雙工的串行口，振蕩器及時(shí)鐘電路。AT89C51是完成系統(tǒng)的數(shù)據(jù)處理和系統(tǒng)控制的核心，所有其它器件都受其控制或?yàn)槠浞?wù)。

在本文中，經(jīng)過(guò)TLC1543A/D轉(zhuǎn)換器后輸出的數(shù)字量輸入到AT89C51單片機(jī)中，同時(shí)在進(jìn)行了溫度參數(shù)的設(shè)置以后，進(jìn)行它的輸出控制，其中包括了變壓器的溫度顯示、狀態(tài)顯示、以及聲音報(bào)警設(shè)備等等，也就是我們所研究的變壓器冷卻控制系統(tǒng)的核心部分。

（2）變壓器的溫度采集及溫度處理模塊。在變壓器的風(fēng)扇冷卻自動(dòng)控制系統(tǒng)中，及時(shí)步進(jìn)行的就是對(duì)變壓器上層油溫進(jìn)行的溫度采集工作。變壓器的溫度采集是由變壓器的溫度控制器來(lái)實(shí)現(xiàn)的，其中包括鉑電極、傳感器以及變送器。經(jīng)過(guò)溫度控制器輸出的信號(hào)進(jìn)入變送器，變送器送出一個(gè)4一20毫安的電流信號(hào)，然后將此電流信號(hào)通過(guò)控制芯片上的電阻元件實(shí)現(xiàn)電流電壓信號(hào)的轉(zhuǎn)換，轉(zhuǎn)換后的電壓是在0.4一2（伏特）之間，然后將此電壓信號(hào)輸入到TLC1543數(shù)模轉(zhuǎn)換器，進(jìn)行信號(hào)處理。變送器輸出信號(hào)有電流和電壓信號(hào)兩種，考慮到變壓器安裝的位置（室外）距本控制裝置（室內(nèi)）有一定的距離，電流信號(hào)不易損失，故選擇了4一20毫安的電流信號(hào)。（3）11通道10位串行A/D轉(zhuǎn)換器丁LC1543。

TLC1543A/D轉(zhuǎn)換器是美國(guó)TI公司生產(chǎn)的眾多串行A/D轉(zhuǎn)換器中的一種，它具有輸入通道多、轉(zhuǎn)換精度高、傳輸速度快、使用靈活和價(jià)格低廉等優(yōu)點(diǎn)，是一種高性?xún)r(jià)的模數(shù)轉(zhuǎn)換器。TLC1543是CMOS，10位開(kāi)關(guān)電容逐次逼近模數(shù)轉(zhuǎn)換器。它有三個(gè)輸入端和一個(gè)3態(tài)輸出端：片選（CS），輸入/輸出時(shí)鐘（I/0CLOCK），地址輸入和數(shù)據(jù)輸出（DATAOUT）。這樣通過(guò)一個(gè)直接的四線接口與卞處理器或外圍的串行口通訊。片內(nèi)還有14通道多路選擇器可以選擇11個(gè)輸入中的任何一個(gè)三個(gè)內(nèi)部自測(cè)試（self-test）電壓中的一個(gè)。

（4）BC7281128段LED顯示及64鍵鍵盤(pán)控制芯片。

BC7281是16位LED數(shù)碼管顯示器鍵盤(pán)接口專(zhuān)用控制芯片，通過(guò)外接移位寄存器（典型芯片如74HC164，74LS595等），最多可以控制16位數(shù)碼管顯示或128支獨(dú)立的LED。BC7281的驅(qū)動(dòng)輸出極性及輸出時(shí)序均為軟件可控，從而可以和各種外部電路配合，適用于任何尺寸的數(shù)碼管。

BC7281各位可獨(dú)立按不同的譯碼方式譯碼或不譯碼顯示，譯碼方式顯示時(shí)小數(shù)點(diǎn)不受譯碼影響，使用方便；BC7281內(nèi)部還有一閃爍速度控制寄存器，使用者可隨時(shí)改變閃爍速度。

BC7281芯片可以連接最多64鍵C8*8）的鍵盤(pán)矩陣，內(nèi)部具有去抖動(dòng)功能。它的鍵盤(pán)具有兩種工作模式，BC7281內(nèi)部共有26個(gè)寄存器，包括16個(gè)顯示寄存器和10個(gè)特殊（控制）寄存器，所有的操作均通過(guò)對(duì)這26個(gè)寄存器的訪問(wèn)完成。

BC7281采用高速二線接口與MCU進(jìn)行通訊，只占用很少的I/O資源和主機(jī)時(shí)間。

BC7281在本系統(tǒng)中主要用于驅(qū)動(dòng)變壓器溫度顯示的LED以及顯示風(fēng)扇運(yùn)行狀態(tài)的指示燈。

前已提及，BC7281芯片內(nèi)部共有26個(gè)寄存器，包括16個(gè)顯示寄存器和10個(gè)特殊功能寄存器，共用一段連續(xù)的地址，其地址范圍是OOH-19H，其中OOH-OFH為顯示寄存器，其余為特殊寄存器。

（5）使用MAX232實(shí)現(xiàn)與PC機(jī)的通訊。

①M(fèi)AX232芯片簡(jiǎn)介

MAX232芯片是1VIAX工M公司生產(chǎn)的低功耗、單電源雙RS232發(fā)送/接收器，適用于各種E工A-232E和V.28；V.24的通信接口，1VIAX232芯片內(nèi)部有一個(gè)電源電壓變換器，可以把輸入的+5V電源變換成RS-2320輸出電平所需±10V電壓，所以采用此芯片接口的串行通信系統(tǒng)只要單一的+5V電源就可以。

我們的設(shè)計(jì)電路中選用其中一路發(fā)送/接收，RlOUT接MCS一51的RXD，T1工N接MCS一51的TXD，TlOUT接PC機(jī)的RD，Rl工N接PC機(jī)的TD1。因?yàn)镸AX232具有驅(qū)動(dòng)能力，所以不需要外加驅(qū)動(dòng)電路。

系統(tǒng)中使用了此技術(shù)之后就實(shí)現(xiàn)了變壓器風(fēng)扇冷卻系統(tǒng)的遠(yuǎn)程控制，工作人員可以在控制室對(duì)冷卻系統(tǒng)進(jìn)行控制，可以達(dá)到方便、、快捷的日的，這也是我們對(duì)傳統(tǒng)的風(fēng)扇冷卻控制系統(tǒng)而做的一個(gè)重要的改進(jìn)。

②串行通訊

在此實(shí)現(xiàn)中，我們必須要對(duì)MCS-51串行接日和PC機(jī)串行接日的串行通訊要有一定的了解，串行通信是指通信的發(fā)送方和接收方之間數(shù)據(jù)信息的傳輸是在單根數(shù)據(jù)線上，以每次一個(gè)二進(jìn)制位移動(dòng)的，它的優(yōu)點(diǎn)是只需一對(duì)傳輸線進(jìn)行傳送信息，囚此其成本低，適用于遠(yuǎn)即離通信；它的缺點(diǎn)是傳送速度低；串行通信有異步通信和同步通信兩種基本通信方一式，同步通信適用于傳送速度高的情況，其硬件復(fù)雜；而異步通信應(yīng)用于傳送速度在50到19200波特之間，是比較常用的傳送方式，本文中使用的就是異步通訊方式。

（6）“看門(mén)狗”電路DS1232

在系統(tǒng)運(yùn)行的過(guò)程中，為了避免因干擾或其他意外出現(xiàn)的運(yùn)行中的死機(jī)的情況，“看門(mén)狗電路”DS1232會(huì)自動(dòng)進(jìn)行復(fù)位，并且能夠重讀EEPROM中的設(shè)置，以保障系統(tǒng)可以安全正常的運(yùn)行。

美國(guó)Dallas公司生產(chǎn)的“看門(mén)狗”（WATCHDOG）集成電路DS1232具有性能、使用簡(jiǎn)單、價(jià)格低廉的特點(diǎn)，應(yīng)用在單片機(jī)產(chǎn)品中能夠很好的提高硬件的抗干擾能力。

DS1232具有以下特點(diǎn)：

①具有8腳DIP封裝和16腳SOIC貼片封裝兩種形式，可以滿(mǎn)足不同設(shè)計(jì)要求；

②在微處理器失控狀態(tài)卜可以停止和重新啟動(dòng)微處理器；

③微處理器掉電或電源電壓瞬變時(shí)可自動(dòng)復(fù)位微處理器；

④的5%或10%電源供電監(jiān)視；

在本變壓器冷卻控制系統(tǒng)中，DS1232作為一定時(shí)器來(lái)起到自動(dòng)復(fù)位的作用，在DS1232內(nèi)部集成有看門(mén)狗定時(shí)器，當(dāng)DS1232的ST端在設(shè)置的周期時(shí)間內(nèi)沒(méi)有有效信號(hào)到來(lái)時(shí)，DS1232的RSR端將產(chǎn)生復(fù)位信號(hào)以強(qiáng)迫微處理器復(fù)位。這一功能對(duì)于防止由于干擾等原因造成的微處理器死機(jī)是非常有效的，因?yàn)榭撮T(mén)狗定時(shí)器的定時(shí)時(shí)間由DS1232的TD引腳確定，在本設(shè)計(jì)中，我們將其TD引腳與地相接，所以定時(shí)時(shí)間一般取為150ms。

3結(jié)論

本裝置實(shí)現(xiàn)了通過(guò)單片機(jī)自動(dòng)控制冷卻器的各種運(yùn)行狀態(tài)并能監(jiān)測(cè)變壓器的油溫和冷卻器的各種運(yùn)行、故障狀態(tài)，顯示了比傳統(tǒng)的控制模式的優(yōu)越性。（1）能夠?qū)ψ儔浩饔蜏剡M(jìn)行監(jiān)測(cè)與控制；（2）實(shí)現(xiàn)了變壓器冷卻器依據(jù)不同油溫的分組投切，延長(zhǎng)了冷卻器的使用壽命，有較好的經(jīng)濟(jì)意義；（3）實(shí)現(xiàn)了冷卻系統(tǒng)的各種狀況，如油溫、風(fēng)扇投切和故障等信息的上傳，便于值班員、調(diào)度員隨時(shí)掌握情況。

由于固態(tài)繼電器實(shí)現(xiàn)了變壓器的無(wú)觸點(diǎn)控制，解決了傳統(tǒng)的控制回路的弊端，同時(shí)此控制裝置具有電機(jī)回路斷相與過(guò)載的保護(hù)功能。由于使用了單片機(jī)，因而具有一定的智能特征，實(shí)現(xiàn)了油溫、風(fēng)扇的投入、退出和故障等信號(hào)的顯示以及上傳等。通過(guò)實(shí)際運(yùn)行表明，該裝置的研制是比較成功的。但今后，我們還應(yīng)該對(duì)固態(tài)繼電器本身的保護(hù)進(jìn)行一些研究，以免主回路因電流過(guò)大而造成固態(tài)繼電器的損壞，以使變壓器風(fēng)扇冷卻控制回路更加完善。

參考文獻(xiàn)

1張建國(guó)，索南加樂(lè).具有溫度預(yù)測(cè)的變壓器油溫測(cè)控的研制[R]，西安交通大學(xué)碩士學(xué)位論文，2001.

2王中，張保會(huì)，顧平安.主變壓器強(qiáng)油循環(huán)冷卻系統(tǒng)通風(fēng)控制回路的改造與完善[R]，西安交通大學(xué)碩士學(xué)位論文，2005.

硬件設(shè)計(jì)論文:PCI加密卡硬件設(shè)計(jì)分析論文

摘要：介紹基于PCI總線加密卡的硬件組成部分。該加密卡汲取了現(xiàn)代先進(jìn)的加密思想，實(shí)現(xiàn)了高強(qiáng)度加密功能。

關(guān)鍵詞：加密卡PCI總線PCI9052ISP單片機(jī)

加密是對(duì)軟件進(jìn)行保護(hù)的一種有效手段。從加密技術(shù)的發(fā)展歷程及發(fā)展趨勢(shì)來(lái)看，加密可大體劃分為軟加密和硬加密兩種。硬加密的典型產(chǎn)品是使用并口的軟件狗，它的缺點(diǎn)是端口地址固定，容易被邏輯分析儀或仿真軟件跟蹤，并且還占用了有限的并口資源。筆者設(shè)計(jì)的基于PCI總線的加密卡具有以下幾個(gè)優(yōu)點(diǎn)：及時(shí)，PCI總線是當(dāng)今計(jì)算機(jī)使用的主流標(biāo)準(zhǔn)總線，具有豐富的硬件資源，因此不易受資源環(huán)境限制；第二，PCI設(shè)備配置空間采用自動(dòng)配置方式，反跟蹤能力強(qiáng)；第三，在PCI擴(kuò)展卡上易于實(shí)現(xiàn)先進(jìn)的加密算法。

1總體設(shè)計(jì)方案

基于PCI總線的加密卡插在計(jì)算機(jī)的PCI總線插槽上（5V32Bit連接器），主處理器通過(guò)與加密卡通信，獲取密鑰及其它數(shù)據(jù)。加密卡的工作過(guò)程和工作原理是：系統(tǒng)動(dòng)態(tài)分配給加密卡4字節(jié)I／O空間，被加密軟件通過(guò)驅(qū)動(dòng)程序訪問(wèn)該I／O空間；加密卡收到訪問(wèn)命令后，通過(guò)PCI專(zhuān)用接口芯片，把PCI總線訪問(wèn)時(shí)序轉(zhuǎn)化為本地總線訪問(wèn)時(shí)序；本地總線信號(hào)經(jīng)過(guò)轉(zhuǎn)換處理后，與單片機(jī)相連，按約定的通信協(xié)議與單片機(jī)通信。上述過(guò)程實(shí)現(xiàn)了主處理器對(duì)加密卡的訪問(wèn)操作。

圖1硬件總體設(shè)計(jì)方案

下面以主處理器對(duì)加密卡進(jìn)行寫(xiě)操作為例，闡述具體的實(shí)現(xiàn)方法。加密卡采用PLX公司的PCI9052作為PCI總線周期與本地總線周期進(jìn)行轉(zhuǎn)換的接口芯片。PCI9052作為PCI總線從設(shè)備，又充當(dāng)了本地總線主設(shè)備，對(duì)其配置可通過(guò)EEPROM93LC46B實(shí)現(xiàn)。主處理器對(duì)加密卡進(jìn)行寫(xiě)操作，PCI9052把PCI總線時(shí)序轉(zhuǎn)化為8位本地?cái)?shù)據(jù)總線寫(xiě)操作。這8位本地?cái)?shù)據(jù)總線通過(guò)Lattice公司的ispLSI2064與單片機(jī)AT89C51的P0口相連，2064完成PCI9052本地總線與AT89C51之間的數(shù)據(jù)傳輸、握手信號(hào)轉(zhuǎn)換控制等功能。2064對(duì)8位本地?cái)?shù)據(jù)總線寫(xiě)操作進(jìn)行處理，產(chǎn)生中斷信號(hào)。該中斷信號(hào)與AT89C51的INT0＃相連，使AT89C51產(chǎn)生中斷。AT89C51產(chǎn)生中斷后，檢測(cè)與其P2口相連的本地讀寫(xiě)信號(hào)WR＃、RD＃、LW／R＃。當(dāng)WR＃為低電平、LW／R＃為高電平時(shí)，AT89C51判斷目前的操作是否為寫(xiě)操作。確認(rèn)是寫(xiě)操作后，AT89C51把P0口上的8位數(shù)據(jù)取下來(lái)，然后用RDY51＃（經(jīng)2064轉(zhuǎn)換后）通知PCI9052的LRDYi＃，表明自己已經(jīng)把當(dāng)前的8位數(shù)據(jù)取走，可以繼續(xù)下面的工作。PCI9052收到LRDYi＃有效后，結(jié)束當(dāng)前的8位數(shù)據(jù)寫(xiě)操作。PCI總線的一次32位數(shù)據(jù)寫(xiě)操作，PCI9052本地總線需要四次8位數(shù)據(jù)寫(xiě)操作，通過(guò)字節(jié)使能LBE1＃、LBE0＃區(qū)分當(dāng)前的8位數(shù)據(jù)是第幾個(gè)字節(jié)有效。

加密卡硬件總體設(shè)計(jì)方案如圖1所示。

2硬件各組成部分說(shuō)明

2．1PCI9052部分

PCI9052是PCI總線專(zhuān)用接口芯片，采用CMOS工藝，160引腳PQFP封裝，符合PCI總線標(biāo)準(zhǔn)2．1版。其總線接口信號(hào)與PCI總線信號(hào)位置對(duì)應(yīng)，因此可直接相連，易于PCB實(shí)現(xiàn)。PCI9052的較大數(shù)據(jù)傳輸速率可達(dá)132MB／s；本地時(shí)鐘較高可至40MHz，且無(wú)需與PCI時(shí)鐘同步；可通過(guò)兩個(gè)本地中斷輸入或軟件設(shè)置產(chǎn)生PCI中斷。它支持三種本地總線工作模式，實(shí)際設(shè)計(jì)采用地址和數(shù)據(jù)線非復(fù)用、8位本地?cái)?shù)據(jù)總線、非ISA模式。

PCI9052內(nèi)部有一個(gè)64字節(jié)PCI配置空間，一個(gè)84字節(jié)本地配置寄存器組。對(duì)PCI9052的配置可由主機(jī)或符合3線協(xié)議的串行EEPROM完成（注：ISA模式必須由串行EEPROM完成配置）。實(shí)際設(shè)計(jì)采用Microchip公司的93LC46B存放配置信息。系統(tǒng)初始化時(shí)，自動(dòng)將配置信息裝入PCI9052，約需780μs。如果EEPROM不存在或檢測(cè)到空設(shè)備，則PCI9052設(shè)置為默認(rèn)值。

在設(shè)計(jì)中，EEPROM用到的配置項(xiàng)目有：設(shè)備ID：9050；廠商ID：10B5；分類(lèi)代碼：0780；子系統(tǒng)ID：9050；子系統(tǒng)廠商ID：10B5；支持INTA＃中斷，PCI3C：0100；分配4字節(jié)本地I／O空間：（例LAS0RR）0FFFFFFD；其它本地地址空間未使用：00000000；4字節(jié)本地I／O空間基地址（模4對(duì)齊）：（LAS0BA）01200001（僅為示例）；4字節(jié)本地I／O空間描述符：（LAS0BRD）00000022（非猝發(fā)、LRDYi＃輸入使能、BTERM＃輸入不使能、不預(yù)取、各內(nèi)部等待狀態(tài)數(shù)均為0、8位本地?cái)?shù)據(jù)總線寬度、小Endian模式）；中斷控制／狀態(tài)，Local4C：00000143（LINTi1使能、LINTi1邊沿觸發(fā)中斷選擇使能、LINTi2不使能、PCI中斷使能、非軟件中斷、ISA接口模式不使能）；UserI／O、從設(shè)備應(yīng)答、串行EEPROM、初始化控制，Local50：00024492。有兩點(diǎn)要注意：一是設(shè)計(jì)中采用PLX公司推薦使用的串行EEPROM93LC46B按字（16bit）為單位組織；二是EEPROM開(kāi)發(fā)器編輯輸入與手工書(shū)寫(xiě)的順序?qū)?yīng)關(guān)系，以廠商ID：10B5為例，在開(kāi)發(fā)器編輯輸入的是b510，而不是10B5。

PCI9052本地信號(hào)的含義是：LAD[7．．0]：本地8位數(shù)據(jù)總線；WR＃：寫(xiě)有效；RD＃：讀有效；LW／R＃：數(shù)據(jù)傳輸方向，高電平為寫(xiě)操作，低電平為讀操作；LBE1＃和LBE0＃：字節(jié)使能，表明當(dāng)前LAD[7．．0]上的數(shù)據(jù)是第幾個(gè)字節(jié)（0到3）；BLAST＃：PCI9052寫(xiě)數(shù)據(jù)準(zhǔn)備好或讀數(shù)據(jù)已取走；LRDYi＃：外部設(shè)備（此設(shè)計(jì)指單片機(jī)）已把PCI9052寫(xiě)操作數(shù)據(jù)取走或讀操作數(shù)據(jù)準(zhǔn)備好；LINTi1：外部設(shè)備通過(guò)LINTi1向主機(jī)發(fā)送INTA＃中斷，當(dāng)單片機(jī)驗(yàn)證密鑰正確，向主處理器發(fā)送請(qǐng)求，表明可以開(kāi)始從中讀取相關(guān)數(shù)據(jù)。

需注意的是，PCI9052在使用時(shí)，某些引腳要加阻值為1kΩ～10kΩ的下拉或上拉電阻。因此在實(shí)現(xiàn)時(shí)，給MODE、LHOLD、LINTi1引腳加下拉電阻，CHRDY、EEDO、LRDYi＃引腳加上拉電阻。

圖2PCI9052本地寫(xiě)時(shí)序

以主處理器向單片機(jī)寫(xiě)數(shù)據(jù)為例，圖2給出了PCI9052的本地寫(xiě)時(shí)序。

2．2ispLSI2064部分

為降低數(shù)據(jù)被解析的風(fēng)險(xiǎn)，應(yīng)盡量減少使用分離元件。因此在設(shè)計(jì)中選用了Lattice公司的CPLDispLSI2064。該芯片采用EECMOS技術(shù)，100引腳TQFP封裝，擁有2000個(gè)PLD門(mén)，64個(gè)I／O引腳另加4個(gè)專(zhuān)用輸入，64個(gè)寄存器，3個(gè)全局時(shí)鐘，TTL兼容的輸入輸出信號(hào)。2064具有在系統(tǒng)可編程ISP（In－SystemProgrammable）功能，可方便實(shí)現(xiàn)硬件重構(gòu)，易于升級(jí)，降低了設(shè)計(jì)風(fēng)險(xiǎn)，并且安全性能高。PCI9052與單片機(jī)之間的8位數(shù)據(jù)線進(jìn)行雙向數(shù)據(jù)傳輸，不能簡(jiǎn)單地直接相連，需要進(jìn)行傳輸方向控制和數(shù)據(jù)隔離。故用2064作為PCI9052本地信號(hào)與單片機(jī)信號(hào)進(jìn)行信號(hào)傳遞的接口，圖3給出了8位數(shù)據(jù)信號(hào)雙向傳輸?shù)脑韴D。2064的開(kāi)發(fā)軟件ispDesignExpert8．2版支持VHDL、VerilogHDL、Abel等語(yǔ)言及原理圖輸入，且通過(guò)專(zhuān)用下載電纜可把最終生成的JEDEC文件寫(xiě)入2064，實(shí)現(xiàn)編程。在設(shè)計(jì)時(shí)采用了原理圖輸入的方法。

原理圖中用到的BI18的功能描述為：當(dāng)OE＝1時(shí)，XB為輸出，A為輸入，即XB＝A；當(dāng)OE＝0時(shí)，XB為輸入，Z為輸出，即Z＝XB。FD28的功能描述為：8位D觸發(fā)器（帶異步清除）。結(jié)合PCI9052本地讀寫(xiě)時(shí)序，可以分析得出，在進(jìn)行讀寫(xiě)操作時(shí)，圖3實(shí)現(xiàn)了LAD[7．．0]與D[7．．0]之間正常的數(shù)據(jù)傳輸；在非讀寫(xiě)時(shí)，雙方數(shù)據(jù)處于正常隔離狀態(tài)。

2．3單片機(jī)AT89C51部分

單片機(jī)采用ATMEL公司的AT89C51。這是一個(gè)8位微處理器，采用CMOS工藝，40引腳DIP封裝。它含有4K字節(jié)Flash和128字節(jié)RAM，且自身具有加密保護(hù)功能。單片機(jī)不進(jìn)行外部存儲(chǔ)器和RAM的擴(kuò)展，程序存儲(chǔ)和運(yùn)行均在片內(nèi)完成，有效地保障了加密強(qiáng)度。

圖3LAD[7..0]與D[7..0]之間的數(shù)據(jù)傳輸

單片機(jī)的P0口接圖3的D[7．．0]，并加10kΩ的上拉排阻。WR＃、RD＃、W／R＃、BE1＃、BE0＃作為單片機(jī)輸入信號(hào)接P2口。PCI9052寫(xiě)數(shù)據(jù)準(zhǔn)備好或讀數(shù)據(jù)已取走信號(hào)REQ9052＃作為單片機(jī)輸入信號(hào)接P3．2（INT0＃);寫(xiě)數(shù)據(jù)單片機(jī)已取走或讀數(shù)據(jù)單片機(jī)準(zhǔn)備好信號(hào)RDY51＃作為單片機(jī)輸出信號(hào)接P1．0;接P1．1的OVER51＃作為單片機(jī)輸出信號(hào)，經(jīng)2064接PCI9052的LINTi1，通過(guò)LINTi1向主機(jī)發(fā)送INTA＃中斷請(qǐng)求。

基于PCI總線的加密卡，依照PCI總線標(biāo)準(zhǔn)2．1版，通過(guò)動(dòng)態(tài)分配4字節(jié)I／O空間，實(shí)現(xiàn)主處理器與卡上單片機(jī)之間的握手通信。被加密軟件通過(guò)訪問(wèn)加密卡，獲取軟件正常執(zhí)行的相關(guān)權(quán)限。在加密卡不存在的情況下，被加密軟件因得不到相關(guān)授權(quán)而無(wú)法運(yùn)行，從而實(shí)現(xiàn)了加密功能。在單片機(jī)的存儲(chǔ)器里，除了存放密鑰之外，設(shè)計(jì)者還可以把被加密軟件的部分程序、算法或常數(shù)寫(xiě)入單片機(jī)的存儲(chǔ)器，在加密卡不存在的情況下，被加密軟件的功能是不完整的，從根本上防止了軟件破解。

硬件設(shè)計(jì)論文:壓縮卡軟硬件設(shè)計(jì)管理論文

摘要：隨著計(jì)算機(jī)技術(shù)、多媒體和數(shù)據(jù)通信技術(shù)的發(fā)展，計(jì)算機(jī)視頻的應(yīng)用越來(lái)越廣。但視頻通常由于數(shù)據(jù)量巨大，應(yīng)用受到不少限制。為解決視頻數(shù)據(jù)的存儲(chǔ)和傳輸，途徑就是對(duì)視頻數(shù)據(jù)進(jìn)行壓縮。結(jié)合目前實(shí)際需求，給出了一種基于PCI總線的MPEG－I壓縮卡的軟件、硬件實(shí)現(xiàn)方案。

關(guān)鍵詞：PCI總線WDM驅(qū)動(dòng)MPEG－1壓縮卡

隨著計(jì)算機(jī)技術(shù)、多媒體和數(shù)據(jù)通信技術(shù)的高速發(fā)展，人們生活水平的提高，對(duì)計(jì)算機(jī)視頻的需求和應(yīng)用越來(lái)越多，如視頻監(jiān)控、視頻會(huì)議、計(jì)算機(jī)視覺(jué)等。計(jì)算機(jī)視頻提供給人的信息很多，但是視頻的數(shù)據(jù)量很大，不利于傳輸和存儲(chǔ)，使其應(yīng)用受到不少限制。為解決視頻數(shù)據(jù)的存儲(chǔ)和傳輸，途徑就是對(duì)視頻數(shù)據(jù)進(jìn)行壓縮。

目前常見(jiàn)的視頻壓縮方法有MPEG－1、MPEG－2、MPEG－4、H．261、H．263等。考慮壓縮技術(shù)的成熟度和該壓縮卡的主要用途，本文采用MPEG－1作為壓縮標(biāo)準(zhǔn)，研制了基于PCI總線的MPEG－I壓縮卡。該卡適用于視頻監(jiān)控、視頻會(huì)議等多種應(yīng)用場(chǎng)合。該卡加上一臺(tái)主機(jī)、攝像頭和軟件可構(gòu)成一個(gè)完整的視頻采集壓縮系統(tǒng)。

1系統(tǒng)特點(diǎn)

（1）支持BNC、RCA、S－VIDEO視頻接口；

（2）支持PAL和NTSC制式；

（3）可對(duì)視頻實(shí)時(shí)預(yù)覽，較大分辨率可達(dá)720×576×32；

（4）可對(duì)聲音進(jìn)行同步監(jiān)聽(tīng)；

（5）可對(duì)音、視頻信號(hào)進(jìn)行MPEG－I壓縮，生成MPEG文件和VCD文件；

（6）用戶(hù)可編程MPEG－1編碼設(shè)置，可支持CBR和VBR；

（7）可一機(jī)多卡同時(shí)工作；

（8）可從動(dòng)態(tài)影像中捕獲單幀，生成JPG和BMP文件；

（9）支持Win98／Win2000。

2系統(tǒng)硬件設(shè)計(jì)

2．1系統(tǒng)組成

該系統(tǒng)主要由視頻解碼、音頻解碼、壓縮核心和PCI接口等組成，其總體框圖如圖1所示。

2．2視頻解碼設(shè)計(jì)

視頻解碼部分主要完成模擬視頻到數(shù)字視頻的處理，以供后面預(yù)覽、壓縮用。視頻解碼芯片常用的有SAA7110、SAA7113和SAA7114等。本方案中采用Philips公司的SAA7114。SAA7114有六路模擬輸入，內(nèi)置模擬源選擇器可構(gòu)成6×CVBS、2×Y／C2×CVBS、1×Y／C和4×CVBS；兩路模擬預(yù)處理通道，內(nèi)有抗混迭濾波器；CVBS或Y／C通道含可編程靜態(tài)增益控制或自動(dòng)增益控制功能，對(duì)CVBS、Y／C通道可進(jìn)行自動(dòng)鉗位控制；能自動(dòng)檢測(cè)50Hz／60Hz場(chǎng)頻，并可自動(dòng)在PAL和NTSC制式進(jìn)行切換；能將PAL、NTSC和SECAM信號(hào)解碼及模數(shù)變換得到符合ITU－601／ITU－656的數(shù)字電視信號(hào)。該芯片是目前視頻解碼芯片中接收視頻源的寬容性及視頻解碼圖像質(zhì)量好的一種。其通過(guò)I2C接口，進(jìn)行初始化設(shè)置。

本系統(tǒng)采用ImagePort作為數(shù)字視頻輸出端口，數(shù)字視頻格式采用ITU－656AI11（PIN20）作為BNC／RCA輸入腳，AI12、AI22作為S－VIDEO輸入腳。

圖2SAA7146A方框圖

2．3音頻解碼設(shè)計(jì)

音頻解碼的數(shù)據(jù)一部分提供給SAA7146A作聲音監(jiān)聽(tīng)用，另一部分用于壓縮。考慮到成本，本系統(tǒng)采用BURR－BROWN公司的PCM1800E。該芯片是雙聲道單片ΔΣ型20位ADC單＋5V電源供電，信噪比為95dB（典型值），動(dòng)態(tài)范圍95dB（典型值），內(nèi)嵌高通濾波器，支持四種接口方式和四種數(shù)據(jù)格式。其采樣頻率為32kHz、44．1kHz和48kHz可選。

本系統(tǒng)采用從模式，20位I2S數(shù)據(jù)格式。主時(shí)鐘由SAA7114提供。

2．4MPEG－1壓縮部分設(shè)計(jì)

本系統(tǒng)中MPEG－I壓縮芯片選用ZAPEX公司的SZ1510。該芯片基于TI的TMS320C54xDSP內(nèi)核，能對(duì)ITU－601／ITU－656數(shù)字電視信號(hào)和PCM音頻流進(jìn)行MPEG－1實(shí)時(shí)壓縮，可生成多種流，如音頻基本流、視頻基本流、音視頻復(fù)合流等。

該芯片外接27MHz晶振，可支持多種主機(jī)接口，可工作在復(fù)用或非復(fù)用、Intel或Motorola類(lèi)型總線。通過(guò)輸入管腳HCONFIG1：0和SysConfig寄存器可設(shè)置成六種總線接口類(lèi)型：Intel8051類(lèi)型的數(shù)據(jù)／地址復(fù)用的8位總線、Motorola類(lèi)型的數(shù)據(jù)／地址復(fù)用的8位總線、Intel8051類(lèi)型的非復(fù)用的8位數(shù)據(jù)總線、Motorola類(lèi)型的非復(fù)用的8位數(shù)據(jù)總線、Intel8051類(lèi)型的非復(fù)用的16位數(shù)據(jù)總線和Motorola類(lèi)型的非復(fù)用的16位數(shù)據(jù)總線。支持I2S聲音接口。

本系統(tǒng)中采用Intel8051類(lèi)型的非復(fù)用的16位數(shù)據(jù)總線。

2．5PCI接口部分設(shè)計(jì)

本系統(tǒng)中PCI接口芯片選用SAA7146A，該芯片并不是通用的PCI接口芯片，而是一個(gè)多媒體橋（MultimediaBridge）。方框圖如圖2。該芯片符合PCI2．1規(guī)范。它有八個(gè)DMA通道，三個(gè)視頻，四個(gè)音頻，一個(gè)DEBI（DataExpansionBusInterface）。還具有兩路視頻通道，可對(duì)視頻數(shù)據(jù)進(jìn)行縮放，一路可無(wú)級(jí)縮放HPS（HighPerformaceScaler，其縱向可達(dá)1：1024、橫向可達(dá)1：256；另一路有級(jí)縮放BRS（BinaryRatioScaler支持CIF和QCIF格式。

音頻接口以I2S為基礎(chǔ)，通過(guò)編程控制以支持MSB－FIRST的不同格式及不同的時(shí)序格式。

本系統(tǒng)中該部分主要實(shí)現(xiàn)功能如下：

（1）通過(guò)DEBI接收SZ1510產(chǎn)生的MPEG－1數(shù)據(jù)，傳輸?shù)絻?nèi)存；

（2）通過(guò)視頻接口，接收SAA7114輸出的視頻解碼信號(hào)，并進(jìn)行亮度、色度、飽和度的控制，并實(shí)現(xiàn)無(wú)級(jí)縮放功能實(shí)現(xiàn)視頻預(yù)覽功能；

（3）通過(guò)音頻接口，接收PCM1800E輸出的PCM編碼信號(hào)，傳輸?shù)絻?nèi)存，實(shí)現(xiàn)聲音監(jiān)聽(tīng)功能；

（4）提供符合PCI2．1規(guī)范的接口，將板上數(shù)據(jù)傳輸?shù)街鳈C(jī)內(nèi)存。

3軟件設(shè)計(jì)

軟件設(shè)計(jì)主要包括驅(qū)動(dòng)程序設(shè)計(jì)和應(yīng)用層的API設(shè)計(jì)。驅(qū)動(dòng)程序主要負(fù)責(zé)與硬件打交道，應(yīng)用層API主要負(fù)責(zé)與驅(qū)動(dòng)程序接口。由于設(shè)計(jì)了應(yīng)用層的API，應(yīng)用程序可很容易在上面進(jìn)行開(kāi)發(fā)。

3．1驅(qū)動(dòng)程序設(shè)計(jì)

為了支持Windows2000和Windows98采用WDMWindowsDriverModel驅(qū)動(dòng)程序。WDM作為微軟的近期驅(qū)動(dòng)程序模型與傳統(tǒng)的Win3．x和Win95使用的VxD驅(qū)動(dòng)不同。WDM可支持電源管理、自動(dòng)配置和熱插拔等。WDM驅(qū)動(dòng)的設(shè)計(jì)可以采用DriverStudioDS、Windriver、DDKDriverDeviceKit等。本系統(tǒng)驅(qū)動(dòng)采用Windows2000DDK借助VC6．0設(shè)計(jì)。

3．1．1MPEG－I壓縮部分

在驅(qū)動(dòng)中，重置SZ1510后，就可以裝載相應(yīng)工作模式的微碼；根據(jù)需要，設(shè)置好相應(yīng)寄存值后就可以啟動(dòng)SZ1510對(duì)視頻數(shù)據(jù)進(jìn)行MPEG－1編碼。每當(dāng)產(chǎn)生的壓縮數(shù)據(jù)超過(guò)SZ1510內(nèi)部的FIFO門(mén)限后，SZ1510產(chǎn)生相應(yīng)中斷，內(nèi)核調(diào)用中斷例程，在中斷例程中調(diào)用中斷延遲例程DPC，在中斷延遲例程中接收產(chǎn)生的壓縮數(shù)據(jù)。SZ1510提供兩種方式提取數(shù)據(jù)，一種用I2C總線接口方式，另一種用DEBI方式。

在本系統(tǒng)中，采用DEBI進(jìn)行壓縮數(shù)據(jù)的傳輸。考慮到壓縮數(shù)據(jù)產(chǎn)生的速度，本系統(tǒng)開(kāi)了32頁(yè)大小的緩沖區(qū)，在中斷延遲例程中填充該緩沖區(qū)。每當(dāng)填滿(mǎn)8頁(yè)大小后，產(chǎn)生一個(gè)事件通知應(yīng)用層進(jìn)行數(shù)據(jù)讀取。通過(guò)這種方式，可以避免壓縮數(shù)據(jù)的丟失。

其流程圖如圖3所示。

在驅(qū)動(dòng)中，壓縮數(shù)據(jù)的提取方式將極大地影響生成MPEG文件的質(zhì)量。如果處理不當(dāng)，將導(dǎo)致馬賽克、跳幀等現(xiàn)象。

3．1．2驅(qū)動(dòng)程序中用戶(hù)緩沖區(qū)的訪問(wèn)

驅(qū)動(dòng)程序訪問(wèn)用戶(hù)內(nèi)存主要通過(guò)緩沖I／O和直接I／O。緩沖I／OI／O管理器創(chuàng)建一個(gè)內(nèi)核模式拷貝緩沖區(qū)，并把用戶(hù)緩沖區(qū)的內(nèi)容拷貝到該緩沖區(qū)中，并在IRP首部的AssociateIrp．SystemBuffer域中存儲(chǔ)該非分頁(yè)內(nèi)存地址。驅(qū)動(dòng)程序可簡(jiǎn)單地讀寫(xiě)該塊內(nèi)存。直接I／O，I／O管理器為輸入數(shù)據(jù)提供一個(gè)內(nèi)核模式拷貝緩沖區(qū)，對(duì)輸出數(shù)據(jù)提供一個(gè)內(nèi)存描述符（MDL）。為了使用緩沖I／O或直接I／O在創(chuàng)建設(shè)備時(shí)，必須設(shè)置設(shè)備對(duì)象的Flags域中的DO＿BUFFERED＿IO標(biāo)志位來(lái)使用緩沖I／O或設(shè)置DO＿DIRECT＿IO標(biāo)志位來(lái)使用直接I／O。

在本驅(qū)動(dòng)中由于緩沖I／O和直接I／O都被使用，DO＿BUFFERED＿IO標(biāo)志位和DO＿DIRECT＿IO標(biāo)志位都被設(shè)置。

在定義IOCTL碼中，對(duì)緩沖I／O使用METHOD＿BUFFEERED對(duì)直接I／O使用METHOD＿OUT＿DIRECT。

3．2應(yīng)用層API設(shè)計(jì)

應(yīng)用層對(duì)驅(qū)動(dòng)程序的訪問(wèn)通過(guò)調(diào)用Win32I／O函數(shù)（如ReadFile、WriteFile和DeviceIoControl）訪問(wèn)。當(dāng)應(yīng)用層調(diào)用Win32I／O函數(shù)以請(qǐng)求I／O后，該請(qǐng)求由內(nèi)核的I／O系統(tǒng)服務(wù)接收，I／O管理器對(duì)該請(qǐng)求構(gòu)造合適的IRP包，并將其傳給驅(qū)動(dòng)程序棧，IRP在棧中進(jìn)行傳遞，傳到驅(qū)動(dòng)程序進(jìn)行處理，并將結(jié)果返回給應(yīng)用程序。

通過(guò)應(yīng)用層API，在其上面可進(jìn)一步開(kāi)發(fā)各類(lèi)應(yīng)用程序。

本系統(tǒng)達(dá)到了預(yù)期的要求，能夠在音視頻采集過(guò)程中對(duì)視頻、音頻進(jìn)行實(shí)時(shí)預(yù)覽、監(jiān)聽(tīng)。壓縮生成的文件可在標(biāo)準(zhǔn)媒體播放器上播放，并可對(duì)生成的VCD文件進(jìn)行刻錄，然后由VCD機(jī)播放.

硬件設(shè)計(jì)論文:硬件地址識(shí)別設(shè)計(jì)分析論文

摘要：在通信和控制系統(tǒng)中，常使用異步串行通信控制器(UART)實(shí)現(xiàn)系統(tǒng)輔助信息的傳輸。為實(shí)現(xiàn)多點(diǎn)通信，通常用軟件識(shí)別發(fā)往本站點(diǎn)或其它站點(diǎn)的數(shù)據(jù)，這會(huì)加大CPU的開(kāi)銷(xiāo)。介紹了一種基于FPGA的UARTIP，由硬件實(shí)現(xiàn)多點(diǎn)通信時(shí)的數(shù)據(jù)過(guò)濾功能，降低了CPU的負(fù)擔(dān)，提高了系統(tǒng)性能。

關(guān)鍵詞：UART多點(diǎn)通信FPGA知識(shí)產(chǎn)權(quán)

在通信和控制系統(tǒng)中，常使用異步串行通信實(shí)現(xiàn)多塊單板之間的輔助通信，各個(gè)單板通過(guò)總線方式連接。為了實(shí)現(xiàn)點(diǎn)對(duì)點(diǎn)通信，需要由軟件定義一套較復(fù)雜的通信協(xié)議，過(guò)濾往來(lái)的數(shù)據(jù)，消耗了CPU較多的時(shí)間。89C51單片機(jī)有一種九位通信方式，采用一位地址位來(lái)實(shí)現(xiàn)通信對(duì)象的選擇，只對(duì)發(fā)往本地址的地址發(fā)生中斷進(jìn)而接收數(shù)據(jù)。通用的UART芯片如16C550和89C51等構(gòu)成總線式的通信系統(tǒng)時(shí)，需要由CPU通過(guò)軟件處理接收到的地址和產(chǎn)生九位的數(shù)據(jù)。本文介紹的UART采用VerilogHDL硬件描述語(yǔ)言設(shè)計(jì)，可以用FPGA實(shí)現(xiàn)，可應(yīng)用于SoC設(shè)計(jì)中。其主要特性如下：

·全硬件地址識(shí)別，過(guò)濾數(shù)據(jù)不需要CPU的介入；支持一個(gè)特殊地址，可用于監(jiān)聽(tīng)和廣播。

·支持查詢(xún)和中斷兩種工作方式，中斷可編程。

·接收和發(fā)送通路分別有128ByteFIFO，每個(gè)接收字節(jié)附帶狀態(tài)信息。

·設(shè)計(jì)采用VerilogHDL語(yǔ)言，全同步接口，可移植性好。

·支持自環(huán)測(cè)試功能。

·波特率可以編程，支持八位或者九位兩種數(shù)據(jù)格式。

設(shè)計(jì)的UART的九位串行數(shù)據(jù)格式如圖1所示。在空閑狀態(tài)，數(shù)據(jù)線處于高電平狀態(tài)。總線由高到低跳變，寬度為一個(gè)波特率時(shí)間的負(fù)脈沖為開(kāi)始位，然后是8bit的數(shù)據(jù)位。數(shù)據(jù)位后面是lbit的地址信息位。如果此位是1，表示發(fā)送的字節(jié)是地址信息；如果此位是0，傳輸?shù)氖钦?shù)據(jù)信息。地址指示位后是串行數(shù)據(jù)的停止位。

1UART設(shè)計(jì)

UART采用模塊化、層次化的設(shè)計(jì)思想，全部設(shè)計(jì)都采用VerilogHDL實(shí)現(xiàn)，其組成框圖如圖2所示。整個(gè)UARTIP由串行數(shù)據(jù)發(fā)送模塊、串行數(shù)據(jù)接收模塊、接收地址識(shí)別模塊、接收和發(fā)送HIFO、總線接口邏輯、寄存器和控制邏輯構(gòu)成。串行發(fā)送模塊和接收完成并/串及串/并的轉(zhuǎn)換，接收地址的識(shí)別由接收地址識(shí)別模塊完成。發(fā)送和接收HIFO用于緩存發(fā)送和接收的數(shù)據(jù)。總線接口邏輯用于連接UARTIP內(nèi)部總線和HOST接口。寄存器和控制邏輯實(shí)現(xiàn)UARTIP內(nèi)部所有數(shù)據(jù)的收發(fā)、控制和狀態(tài)寄存器、內(nèi)部中斷的控制及波特率信號(hào)的產(chǎn)生。以下詳細(xì)說(shuō)明主要部分的設(shè)計(jì)原理。

1.1串行數(shù)據(jù)發(fā)送模塊

串行數(shù)據(jù)發(fā)送模塊將數(shù)據(jù)或地址碼由并行轉(zhuǎn)換為串行，并從串行總線輸出。設(shè)計(jì)采用有限狀態(tài)機(jī)實(shí)現(xiàn)，分為空閑、取數(shù)、發(fā)送三個(gè)狀態(tài)。其狀態(tài)遷移如圖3所示。各個(gè)狀態(tài)說(shuō)明如下：

空閑狀態(tài)：狀態(tài)機(jī)不斷檢測(cè)發(fā)送使能位、UART使能位和發(fā)送FIFO空/滿(mǎn)標(biāo)志位，如果使能位為高、UART使能打開(kāi)且FIFO空標(biāo)志位為低，串行發(fā)送進(jìn)入取數(shù)狀態(tài)。

取數(shù)狀態(tài)：在此狀態(tài)，分兩個(gè)周期從發(fā)送FIFO中取出待發(fā)送的數(shù)據(jù)或者地址，然后進(jìn)入發(fā)送狀態(tài)。

發(fā)送狀態(tài)：在此狀態(tài)，狀態(tài)機(jī)按照九位串行數(shù)據(jù)的格式依次發(fā)送開(kāi)始位、數(shù)據(jù)位、地址指示位。待停止位發(fā)送完畢后，返回空閑狀態(tài)。一個(gè)字節(jié)的數(shù)據(jù)發(fā)送完畢后，進(jìn)行下一個(gè)字節(jié)數(shù)據(jù)的發(fā)送流程。

1.2串行數(shù)據(jù)接收模塊

串行數(shù)據(jù)接收模塊用于檢測(cè)串行數(shù)據(jù)的開(kāi)始位，將串行總線上的串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)并輸出。接收邏輯也采用有限狀態(tài)機(jī)實(shí)現(xiàn)，分為空閑狀態(tài)、尋找開(kāi)始位、接收數(shù)據(jù)和保存數(shù)據(jù)四個(gè)狀態(tài)。其狀態(tài)遷移圖如圖4所示。各個(gè)狀態(tài)說(shuō)明如下：

空閑狀態(tài)：在此狀態(tài)，不斷檢測(cè)接收使能、UART使能和串行輸入信號(hào)的狀態(tài)。如果串行輸入信號(hào)出現(xiàn)由高到低的電平變化且UART使能和接收使能都為高，則將采樣計(jì)數(shù)器復(fù)位，并進(jìn)入尋找開(kāi)始位狀態(tài)。

尋找開(kāi)始位：在此狀態(tài)，狀態(tài)機(jī)等待半個(gè)波特率的時(shí)間，然后重新檢測(cè)串行輸入的電平。如果為低，則判斷收到的開(kāi)始位有效，進(jìn)入接收數(shù)據(jù)狀態(tài)；否則認(rèn)為數(shù)據(jù)總線上出現(xiàn)干擾，開(kāi)始位無(wú)效，重新返回空閑狀態(tài)。

接收數(shù)據(jù)：在此狀態(tài)，依次接收串行數(shù)據(jù)線上的數(shù)據(jù)位、地址指示位和停止位，結(jié)束后進(jìn)入保存數(shù)據(jù)狀態(tài)。

保存數(shù)據(jù)：此狀態(tài)將收到的串行數(shù)據(jù)以并行方式從接口的并行總線輸出，然后返回空閑狀態(tài)，準(zhǔn)備進(jìn)行下一個(gè)字節(jié)數(shù)據(jù)的搜索和接收。

為提高對(duì)串行輸入上突發(fā)干擾的抵抗能力，對(duì)于接收數(shù)據(jù)，在脈沖的中間位置連續(xù)采樣三次，較多的電平作為接收的有效數(shù)據(jù)。所有接收數(shù)據(jù)的采樣頻率為接收波特率的16倍。

1.3硬件地址識(shí)別模塊

硬件地址識(shí)別模塊用于從接收到的數(shù)據(jù)中判斷出地址和數(shù)據(jù)，在地址識(shí)別功能打開(kāi)時(shí)，選擇數(shù)據(jù)通過(guò)或者丟棄；而該功能關(guān)閉時(shí)，所有數(shù)據(jù)都會(huì)通過(guò)。地址識(shí)別模塊是一個(gè)有兩個(gè)狀態(tài)的有限狀態(tài)機(jī)，分為地址和數(shù)據(jù)兩個(gè)狀態(tài)。其狀態(tài)遷移圖如圖5所示。狀態(tài)說(shuō)明如下：

地址狀態(tài)：在此狀態(tài)時(shí)，判斷接收到的數(shù)據(jù)以及地址識(shí)別使能位。如果地址識(shí)別功能沒(méi)有打開(kāi)，對(duì)于接收的任何地址，都進(jìn)入數(shù)據(jù)狀態(tài)。如果地址識(shí)別功能打開(kāi)，則將收到的地址和本地地址比較，如果相等，則保存此地址，進(jìn)入數(shù)據(jù)狀態(tài)；否則繼續(xù)在此狀態(tài)接收數(shù)據(jù)和地址，將收到的數(shù)據(jù)忽略。

數(shù)據(jù)狀態(tài)：將接收到的數(shù)據(jù)輸出，直到收到地址位時(shí)，返回地址狀態(tài)，處理地址。

為實(shí)現(xiàn)監(jiān)聽(tīng)和廣播功能，將地址255作為特殊地址，它可以和任何地址匹配。若本站的地址為255，此站點(diǎn)可以接收任何地址的數(shù)據(jù)，此功能可以用于監(jiān)聽(tīng)總線上的數(shù)據(jù)；若發(fā)送數(shù)據(jù)的目的地址為255，則任何站點(diǎn)都會(huì)接收到此數(shù)據(jù)，此功能可以用于發(fā)送廣播數(shù)據(jù)。

1.4FIFO設(shè)計(jì)

FIFO由控制邏輯和雙口RAM組成，控制邏輯用來(lái)實(shí)現(xiàn)將一個(gè)雙口RAM轉(zhuǎn)換成兩個(gè)FIFO的功能，這兩個(gè)FIFO分別用于發(fā)送和接收數(shù)據(jù)緩存；中斷控制用于在中斷工作方式時(shí)管理UART內(nèi)部的中斷狀態(tài)和控制信息。

為減少所需塊RAM的數(shù)量，接收和發(fā)送FIFO使用同一個(gè)塊RAM實(shí)現(xiàn)，使用仲裁機(jī)制保障兩個(gè)FIFO的四個(gè)端口，在同一時(shí)刻最多只有兩個(gè)操作，不影響對(duì)FIFO的讀寫(xiě)。

1.5總線接口

UART采用同步接口，所有信號(hào)都在系統(tǒng)時(shí)鐘的上升沿采樣，設(shè)備的握手用一位應(yīng)答信號(hào)完成。

數(shù)據(jù)總線寬度采用8+2的方式。和16位或者32位寬度的數(shù)據(jù)總線連接時(shí)，可以一次讀取接收數(shù)據(jù)的數(shù)據(jù)和地址指示位，減少總線操作次數(shù)；若和8位系統(tǒng)連接，可以只連接低8位數(shù)據(jù)線，接收數(shù)據(jù)的地址信息可以通過(guò)內(nèi)部的狀態(tài)寄存器讀取。

1.6寄存器和控制邏輯

寄存器部分實(shí)現(xiàn)UART內(nèi)部所有數(shù)據(jù)的收發(fā)、控制和狀態(tài)寄存，用于設(shè)置UART的數(shù)據(jù)格式、收發(fā)波特率、FIFO控制、本地地址、地址識(shí)別、中斷控制和狀態(tài)寄存，實(shí)現(xiàn)對(duì)UART工作的控制。

控制邏輯產(chǎn)生所需的所有波特率信號(hào)及對(duì)應(yīng)的上升和下降沿指示信號(hào)，并根據(jù)實(shí)際工作所選擇的波特率輸出與系統(tǒng)時(shí)鐘同步的對(duì)應(yīng)信號(hào)。波特率產(chǎn)生邏輯的組成框圖如圖6所示。

2功能和時(shí)序仿真

首先結(jié)合功能仿真設(shè)計(jì)系統(tǒng)的仿真平臺(tái)。仿真平臺(tái)如圖7所示。系統(tǒng)仿真平臺(tái)和仿真激勵(lì)采用VerilogHDL語(yǔ)言設(shè)計(jì)，可同時(shí)用于功能仿真和時(shí)序仿真，不能用于二者的綜合。寄存器級(jí)模型為用于UARTIP設(shè)計(jì)的RTL描述，全部采用可以綜合的VerilogHDL語(yǔ)句編寫(xiě)。仿真使用的軟件為ModelSim。

功能仿真包括以下幾個(gè)方面：

(1)基本模塊連線時(shí)序的仿真。首先用描述方式設(shè)計(jì)UART的接口模型，利用仿真激勵(lì)進(jìn)行簡(jiǎn)單的讀寫(xiě)操作，設(shè)計(jì)出仿真激勵(lì)信號(hào)和系統(tǒng)仿真平臺(tái)。然后結(jié)合仿真激勵(lì)信號(hào)逐步完成UART的各個(gè)子模塊的設(shè)計(jì)。仿真時(shí)，需要逐步觀察UART接口信號(hào)的波形、UART內(nèi)部模塊的接口信號(hào)波形、各種狀態(tài)機(jī)的狀態(tài)遷移和數(shù)據(jù)指針的值以及狀態(tài)位的值，逐步完成寄存器傳輸級(jí)的UART設(shè)計(jì)。

(2)UART的工作仿真。完成RTL的寄存器傳輸級(jí)模型后，根據(jù)系統(tǒng)軟件工作的模式，用HDL設(shè)計(jì)出數(shù)據(jù)收發(fā)的仿真激勵(lì)，打開(kāi)自環(huán)功能，進(jìn)行數(shù)據(jù)的發(fā)送和接收。仿真可以分為仿真查詢(xún)和中斷兩種工作方式。對(duì)于中斷工作方式，需要用HDL語(yǔ)言模擬軟件的中斷機(jī)制，

進(jìn)行中斷工作方式的仿真。打開(kāi)地址識(shí)別功能，發(fā)送不同目的地址的數(shù)據(jù)，觀察UART的硬件地址識(shí)別情況。

完成功能仿真后，將設(shè)計(jì)進(jìn)行布局布線，生成Ver-ilogHDL形式的時(shí)序仿真模型和標(biāo)準(zhǔn)時(shí)延文件，利用與功能仿真相同的仿真平臺(tái)進(jìn)行時(shí)序仿真。時(shí)序仿真只需要仿真工作方式。功能仿真和時(shí)序仿真使用相同的仿真平臺(tái)和激勵(lì)向量，這樣便于比較二者的差異，發(fā)現(xiàn)設(shè)計(jì)代碼存在的問(wèn)題。

3綜合和測(cè)試結(jié)果

本設(shè)計(jì)用Synplicity公司的SynplifyPro作為綜合工具，用XilinxISE5.2作為布局布線工具，采用器件為XC2S100IIE-7。綜合結(jié)果顯示，該UARTIP占用資源情況為:SLICE275個(gè)、內(nèi)部塊RAM1個(gè)、I/O24個(gè)，HOST總線可以達(dá)到的頻率為73.2MHz。

測(cè)試程序參考仿真激勵(lì)的生成，用C語(yǔ)言在vxWorks操作系統(tǒng)下設(shè)計(jì)。測(cè)試所用方法和工作仿真相同，只是仿真激勵(lì)對(duì)應(yīng)測(cè)試程序，而RTL模型對(duì)應(yīng)實(shí)際的FP-GA器件。

多點(diǎn)測(cè)試使用了五塊單板，采用半雙工總線方式，定義簡(jiǎn)單的數(shù)據(jù)包格式，用于檢測(cè)數(shù)據(jù)錯(cuò)誤并返回?cái)?shù)據(jù)。數(shù)據(jù)包的格式為地址開(kāi)頭，后面是較大255Byte的數(shù)據(jù)；數(shù)據(jù)部分包括發(fā)送方的地址、數(shù)據(jù)校驗(yàn)和及包的長(zhǎng)度。另外，還定義簡(jiǎn)單的驅(qū)動(dòng)程序格式，完成基本數(shù)據(jù)的收發(fā)和控制，然后在上層加載多點(diǎn)通信協(xié)議。其中的一塊加載主設(shè)備程序，其它單板加載從設(shè)備程序。主設(shè)備周期性地向其它從設(shè)備發(fā)送測(cè)試數(shù)據(jù)，并在規(guī)定的時(shí)間內(nèi)等待接收目標(biāo)單板的數(shù)據(jù)。從設(shè)備軟件只接收發(fā)給本單板的數(shù)據(jù)，如果校驗(yàn)正確，將收到的數(shù)據(jù)發(fā)給主設(shè)備；如果有錯(cuò)誤，則不進(jìn)行任何操作。主設(shè)備若在規(guī)定時(shí)間內(nèi)無(wú)法接收從設(shè)備的數(shù)據(jù)或者接收數(shù)據(jù)錯(cuò)誤，則判斷通信異常，進(jìn)行下一個(gè)設(shè)備的測(cè)試。

測(cè)試時(shí)，數(shù)據(jù)包長(zhǎng)為240Byte，波特率為115200。常溫和高低溫環(huán)境下的測(cè)試結(jié)果表明，UARTIP工作穩(wěn)定，達(dá)到了設(shè)計(jì)要求。

本UARTIP全部采用VerilogHDL設(shè)計(jì)，可以在采用FPGA實(shí)現(xiàn)的通訊和控制系統(tǒng)中作為系統(tǒng)多點(diǎn)通訊控制器，也可以用于片上系統(tǒng)(SoC)的設(shè)計(jì)。用于多點(diǎn)通信時(shí)，可以有效降低CPU的額外負(fù)擔(dān)，提高CPU系統(tǒng)的利用率。由于采用語(yǔ)言描述，移植性強(qiáng)，可以用于不同廠家、不同型號(hào)的FPGA芯片中，提高了系統(tǒng)的設(shè)計(jì)速度和效率。

硬件設(shè)計(jì)論文:路由器硬件設(shè)計(jì)研究論文

摘要：介紹了VoIP語(yǔ)音卡在路由器中的應(yīng)用，詳細(xì)描述了一款應(yīng)用于路由器的語(yǔ)音卡的硬件結(jié)構(gòu)及其工作方式。

關(guān)鍵詞：VoIPPCIFXS路由器語(yǔ)音壓縮

1VoIP在路由器中的應(yīng)用

近年來(lái)，VoIP（VoiceoverInternetProtocol）給通信市場(chǎng)帶來(lái)了強(qiáng)大的沖擊。IP語(yǔ)音業(yè)務(wù)推出后，由于其在通話費(fèi)用上比傳統(tǒng)電話具有突出的優(yōu)勢(shì)，因而受到了廣泛歡迎。VoIP技術(shù)在路由器中應(yīng)用，可以大大節(jié)省有多個(gè)部門(mén)在不同地方辦公的企業(yè)或機(jī)構(gòu)的電話費(fèi)用。圖1為一個(gè)VoIP路由器在公安分局與派出所間應(yīng)用的方案。

派出所網(wǎng)點(diǎn)的路由器DCR－2501V和DCR－2509V使用FR（幀中繼）或DDN線路同分局的DCR－3660實(shí)現(xiàn)互連，各網(wǎng)點(diǎn)的計(jì)算機(jī)可通過(guò)路由器連接分局的局域網(wǎng)或Internet，實(shí)現(xiàn)數(shù)據(jù)通信；同時(shí)，DCR－2501V或DCR－2509V通過(guò)FXS語(yǔ)音端口連接普通電話機(jī)，分局路由器通過(guò)E＆M接口和PBX連接，這樣既可以實(shí)現(xiàn)內(nèi)部各部門(mén)間的數(shù)據(jù)通信，同時(shí)還可進(jìn)行零費(fèi)用的語(yǔ)音通話。

VoIP在費(fèi)用上呈現(xiàn)巨大優(yōu)勢(shì)的原因在于其利用了計(jì)算機(jī)通訊的分組化、數(shù)字化傳輸技術(shù)，先對(duì)語(yǔ)音數(shù)據(jù)按照一定的語(yǔ)音壓縮標(biāo)準(zhǔn)進(jìn)行壓縮編碼處理，然后把這些數(shù)據(jù)按IP相關(guān)協(xié)議打包，再將數(shù)據(jù)包通過(guò)IP網(wǎng)絡(luò)傳輸?shù)浇邮斩耍邮斩藢⑦@些以不同順序到達(dá)的數(shù)據(jù)包按其本身順序串起來(lái)，并經(jīng)過(guò)解碼解壓恢復(fù)出原來(lái)的語(yǔ)音信號(hào)。與傳統(tǒng)的語(yǔ)音業(yè)務(wù)相比，VoIP在時(shí)間延遲、話音質(zhì)量等方面存在缺陷。可以采用一些先進(jìn)的協(xié)議如資源預(yù)留協(xié)議（RSVP）和不同類(lèi)型服務(wù)（Diffserv）等方案來(lái)盡可能的優(yōu)化語(yǔ)音數(shù)據(jù)包的傳輸，以減少傳輸延遲和擁塞。

目前，VoIP的標(biāo)準(zhǔn)主要有國(guó)際電信聯(lián)盟技術(shù)部（ITU－T）建議的H．323系統(tǒng)和IETF建議的會(huì)話發(fā)起協(xié)議（SessionInitiationProtocol，SIP）系統(tǒng)兩種。前者主要在電信網(wǎng)絡(luò)上實(shí)現(xiàn)多媒體業(yè)務(wù)制訂，技術(shù)已趨成熟。后者基于動(dòng)態(tài)的Internet模式建網(wǎng)，是基于軟交換技術(shù)的面向網(wǎng)絡(luò)會(huì)議和電話的簡(jiǎn)單信令協(xié)議。在我國(guó)，主要選用H．323技術(shù)標(biāo)準(zhǔn)來(lái)實(shí)現(xiàn)VoIP，在H．323系列標(biāo)準(zhǔn)中，音頻壓縮編碼標(biāo)準(zhǔn)有G．711、G．722、G．723和G729等。

本文將介紹一種已經(jīng)應(yīng)用于路由器產(chǎn)品中的VoIP語(yǔ)音卡的硬件設(shè)計(jì)和工作原理。

2VoIP語(yǔ)音卡硬件結(jié)構(gòu)

該語(yǔ)音卡基于AudioCodes公司的VoPP（VoiceOverPacketProcessor，即語(yǔ)音包處理器）AC48302設(shè)計(jì)，采用PCI接口界面，可提供兩個(gè)FXS（ForeignExchangeStation）語(yǔ)音／傳真接口，可以方便靈活地應(yīng)用于本公司開(kāi)發(fā)的系列路由器中，實(shí)現(xiàn)VoIP功能。其硬件結(jié)構(gòu)框圖如圖2所示，以下介紹各部分硬件的原理和作用。

2．1PCI接口

路由器主板與語(yǔ)音卡之間通過(guò)PCI總線連接，便于通用。采用了PCI接口芯片PLX9030實(shí)現(xiàn)語(yǔ)音卡本地總線（HPI）與PCI總線之間的轉(zhuǎn)換。由于語(yǔ)音卡上數(shù)據(jù)流量不大，不需要利用如DMA方式主動(dòng)向路由器主板上的Memory空間傳遞數(shù)據(jù)。因此，語(yǔ)音卡工作于PCI的從模式方式，AC48302通過(guò)中斷方式接收或發(fā)送語(yǔ)音數(shù)據(jù)，PCI總線的數(shù)據(jù)寬度和速度為32位／33MHz。

2．2CPLD部分

AC48302采用8位并行的主處理器接口HPI與外部CPU（即路由器CPU）進(jìn)行數(shù)據(jù)交換。在本設(shè)計(jì)中，HPI接口與PLX9030的本地總線接口時(shí)序稍有差別，經(jīng)過(guò)CPLD進(jìn)行調(diào)整。另外，路由器CPU還可通過(guò)CPLD控制CODEC和SLIC芯片。

2．3AC48302芯片

AC48302是AudioCodes公司推出的一款低功耗、低價(jià)格的雙通道語(yǔ)音包處理器，其內(nèi)部集成了一個(gè)DSP內(nèi)核。該芯片的主要特性如下：

·支持兩個(gè)通道的語(yǔ)音壓縮編碼，語(yǔ)音壓縮標(biāo)準(zhǔn)包括G．729A、G．723．1、G．727、G．726、G．711。

·兼容T．38或FRF．11傳真中繼（2．4～14．4kbps）。

·呼叫ID產(chǎn)生和檢測(cè)，呼叫進(jìn)程和用戶(hù)定義語(yǔ)音的檢測(cè)和產(chǎn)生。

·兼容G．168的25ms回聲消除。

·高性能的有效語(yǔ)音檢測(cè)（VAD）和舒適噪聲產(chǎn)生（CNG）。

·DTMF檢測(cè)和產(chǎn)生。

·A律／μ律可選的Codec接口，具有輸入輸出增益控制。

·PCMHighway接口。

·并行的主處理器接口（HPI）。

AC48302各部分硬件接口如圖3所示。

圖4AC48302HPI存儲(chǔ)器的映射關(guān)系

2．3．1語(yǔ)音接口（VoiceInterface）

語(yǔ)音接口提供未壓縮的語(yǔ)音、傳真數(shù)據(jù)的輸入輸出通道。語(yǔ)音接口對(duì)外提供四根信號(hào)線構(gòu)成PCM總線，直接連接外部CODEC芯片的PCMHighway。這四根信號(hào)線為PCMIN、PCMOUT、PCMCLK、PCMFS。PCMIN輸入從CODEC送來(lái)的PCM信號(hào)，AC48302內(nèi)部的DSP按照相應(yīng)標(biāo)準(zhǔn)（如G．729）壓縮后從HPI給路由器CPU轉(zhuǎn)發(fā)。PCMOUT則相反，AC48302將路由器CPU送來(lái)的語(yǔ)音數(shù)據(jù)按照合適的標(biāo)準(zhǔn)解壓縮，然后從PCMOUT口送到外部CODEC，CODEC經(jīng)過(guò)數(shù)／模轉(zhuǎn)換后恢復(fù)成語(yǔ)音信號(hào)?熏通過(guò)用戶(hù)接口送給用戶(hù)端。PCMCLK提供2．048MHz的比特同步時(shí)鐘，而PCMFS提供8kHz的幀同步時(shí)鐘。

2．3．2HPI接口

在本設(shè)計(jì)中，路由器CPU與AC48302通過(guò)HPI口進(jìn)行通信。路由器CPU和DSP通過(guò)AC48302的片內(nèi)共享的雙口存儲(chǔ)器實(shí)現(xiàn)數(shù)據(jù)交互。片內(nèi)共享存儲(chǔ)器的映射關(guān)系見(jiàn)圖4。

HPI接口包括1根8位數(shù)據(jù)總線和幾根控制總線。路由器CPU通過(guò)三個(gè)寄存器（HPIC、HPIA和HPID）控制AC48302及訪問(wèn)片內(nèi)存儲(chǔ)空間。HPIC為控制寄存器，用來(lái)選擇AC48302的高低字節(jié)順序、產(chǎn)生和接收中斷。HPIA為地址寄存器，用來(lái)尋址片內(nèi)的2K存儲(chǔ)空間。HPID為數(shù)據(jù)寄存器，用來(lái)緩存每次讀寫(xiě)的兩個(gè)字節(jié)數(shù)據(jù)，外部CPU可以單個(gè)Word或塊數(shù)據(jù)方式訪問(wèn)HPID，當(dāng)以塊數(shù)據(jù)方式訪問(wèn)時(shí)，HPIA寄存器自動(dòng)累加，這樣可以減少外部CPU寫(xiě)HPIA寄存器的開(kāi)銷(xiāo)。AC48302的內(nèi)部寄存器和存儲(chǔ)器為16位寬度，因此外部CPU每次訪問(wèn)AC48302必須以?xún)蓚€(gè)字節(jié)為基本單位，信號(hào)線HI／LO用來(lái)選擇高低字節(jié)，信號(hào)HRS1、HRS0指示當(dāng)前訪問(wèn)的是哪個(gè)寄存器。

除了以上兩個(gè)重要的接口外，AC48302內(nèi)部還包含一個(gè)PCM時(shí)鐘發(fā)生器、一個(gè)用于測(cè)試的JTAG接口以及一個(gè)用于訪問(wèn)外部SRAM及處理信道輔助信令的Memory＆I／O接口。

2．4CODEC接口芯片

CODEC芯片負(fù)責(zé)對(duì)DSP解壓縮后送來(lái)的PCM數(shù)據(jù)進(jìn)行解碼，并將濾波后的模擬語(yǔ)音信號(hào)送到用戶(hù)線接口芯片SLIC，SLIC對(duì)其進(jìn)行2－4線轉(zhuǎn)換后送給用戶(hù)端；同時(shí)，CODEC還負(fù)責(zé)將SLIC送來(lái)的模擬語(yǔ)音信號(hào)進(jìn)行PCM編碼，然后送到DSP芯片進(jìn)行壓縮處理。

本設(shè)計(jì)中，CODEC芯片采用IDT公司的4通道PCM編解碼芯片IDT821034。該芯片具有可編程增益設(shè)置、主時(shí)鐘可選（2．048MHz、4．096MHz和8．192MHz）、較大可支持128個(gè)可編程時(shí)隙、A律／μ律可選、內(nèi)置數(shù)字濾波器、串行控制接口、低功耗等特點(diǎn)。本設(shè)計(jì)中選用主時(shí)鐘為2．048MHz（E1幀模式），可劃分為32個(gè)相等的時(shí)隙（Slot0～Slot31），4個(gè)通道的接收和發(fā)送時(shí)隙可通過(guò)向串行控制口寫(xiě)入控制字進(jìn)行動(dòng)態(tài)選擇。各時(shí)隙的位置都以8kHz的幀同步時(shí)鐘信號(hào)為參考，在IDT821034中，時(shí)隙0相對(duì)幀同步脈沖的位置有延遲模式和非延遲模式（圖6即為非延遲模式）。

PCM主時(shí)鐘（BCLK）、幀同步時(shí)鐘（FS）、接收數(shù)據(jù)（DR）和發(fā)送數(shù)據(jù)（DX）一起構(gòu)成PCMHighway信號(hào)，與AC48302進(jìn)行連接。BCLK與FS分別對(duì)應(yīng)AC48302的PCMCLK和PCMFS，這兩個(gè)時(shí)鐘信號(hào)都由AC48302產(chǎn)生；DR和DX分別對(duì)應(yīng)AC48302的PCMOUT和PCMIN。PCMHighway信號(hào)時(shí)序以及時(shí)隙與幀同步信號(hào)的關(guān)系分別如圖5、圖6所示。為了CODEC與DSP芯片間正確收發(fā)數(shù)據(jù)，一般選擇CODEC芯片在BCLK的上升沿發(fā)送數(shù)據(jù)DX，下降沿采樣數(shù)據(jù)DR，而在另一端的AC48302，則在時(shí)鐘下降沿采樣PCMIN，上升沿發(fā)送PCMOUT。

2．5用戶(hù)線接口（SLIC）芯片

設(shè)計(jì)中為了使語(yǔ)音卡能夠提供FXS接口功能，采用了愛(ài)立信公司的新型SLIC芯片PBL83710連接用戶(hù)接口。在該芯片內(nèi)部能夠產(chǎn)生高電壓鈴流信號(hào)及提供自動(dòng)電池饋電切換，具有環(huán)流振鈴和地鍵檢測(cè)功能及2－4線轉(zhuǎn)換功能。該芯片將許多傳統(tǒng)的振鈴繼電器、鈴流發(fā)生器等器件集成在一個(gè)片內(nèi)，節(jié)省了印制板空間和成本。

3VoIP語(yǔ)音卡硬件驅(qū)動(dòng)流程

硬件驅(qū)動(dòng)程序主要完成以下功能：

（1）初始化PLX9030芯片，配置相關(guān)寄存器，選擇本地總線工作方式。

（2）初始化AC48302芯片，啟動(dòng)AC48302內(nèi)部的DSP內(nèi)核到正常工作狀態(tài)。AC48302的啟動(dòng)步驟按順序分為以下幾步：核代碼（Kernel）下載；程序代碼（Program）下載；初始化模式；啟動(dòng)運(yùn)行。

（3）驅(qū)動(dòng)語(yǔ)音卡的正常操作。接收處理摘掛機(jī)中斷，將SLIC置于正確狀態(tài)；配置CODEC芯片的各通道收發(fā)數(shù)據(jù)時(shí)隙以及CODEC芯片的增益控制；接收處理AC48302數(shù)據(jù)包處理中斷，AC48302每處理完一個(gè)語(yǔ)音數(shù)據(jù)包就通過(guò)中斷方式通知路由器CPU讀取當(dāng)前Buffer中的數(shù)據(jù)或向Buffer寫(xiě)入下一個(gè)數(shù)據(jù)包。

本文采用的是FXS接口，只要對(duì)CODEC后面部分電路稍加改動(dòng)即可實(shí)現(xiàn)FXO或E＆M接口功能。目前，該語(yǔ)音卡方案在路由器產(chǎn)品中已獲廣泛采用。

硬件設(shè)計(jì)論文:FPDP總線接口電路的硬件設(shè)計(jì)

1.1 研究工作背景

總線是支持計(jì)算機(jī)及微處理器各模塊間信息傳輸?shù)墓餐ǖ?也是與外界進(jìn)行數(shù)據(jù)交換的接口,一般包括數(shù)據(jù)、地址、控制等信號(hào)。總線技術(shù)包括通道控制功能、使用方法、仲裁方法和傳輸方式等,系統(tǒng)地研制和外圍模塊的開(kāi)發(fā)都必須服從一定的總線規(guī)范。在總線結(jié)構(gòu)中,局部總線的發(fā)展最令人矚目,目前應(yīng)用比較廣泛的局部總線是PCI總線,但是存在一定的局限性,如果數(shù)據(jù)在通過(guò)PCI總線時(shí),延遲時(shí)間過(guò)長(zhǎng)(即便帶寬滿(mǎn)足),系統(tǒng)將崩潰。這種問(wèn)題通常可以通過(guò)增加緩存來(lái)解決,但這種解決方法并不能從根本上解決問(wèn)題,PCI總線的局限性還在于不能夠脫離主機(jī)獨(dú)立工作。

隨著電子技術(shù)的發(fā)展,越來(lái)越多的系統(tǒng)需要大量的數(shù)據(jù)傳輸,此時(shí)單板系統(tǒng)已不能滿(mǎn)足要求,需要多板來(lái)共同實(shí)現(xiàn),因此數(shù)據(jù)的板間傳輸就顯得尤為重要,而FPDP總線可提供兩塊或多塊VME總線板之間的高速數(shù)據(jù)傳輸,其數(shù)據(jù)傳輸率較高可達(dá)160MB/s,在一個(gè)單獨(dú)的VME板上也可以有多個(gè)FPDP總線進(jìn)行信息傳輸。在多板系統(tǒng)中,應(yīng)用VITA標(biāo)準(zhǔn)中的FPDP總線,必將提高系統(tǒng)的數(shù)據(jù)傳輸能力。

FPDP總線是VME工業(yè)標(biāo)準(zhǔn)化組織制定的傳輸高速數(shù)據(jù)的總線標(biāo)準(zhǔn),是提高系統(tǒng)數(shù)據(jù)吞吐能力的一種手段。在信號(hào)處理系統(tǒng)中,利用FPDP總線將系統(tǒng)前置處理的數(shù)據(jù),高速傳輸?shù)叫盘?hào)處理板,必將充分發(fā)揮DSP的功能,提高系統(tǒng)的數(shù)據(jù)輸入/輸出能力[1]。

1.2 FPDP總線技術(shù)及其發(fā)展

FPDP是一個(gè)在板卡之間直接傳輸數(shù)據(jù)的系統(tǒng),具有良好的帶寬和延時(shí)特征,適用于高端實(shí)時(shí)的DSP系統(tǒng)。現(xiàn)在流行的標(biāo)準(zhǔn)協(xié)議是VME、ISA、PCI,這些協(xié)議都依賴(lài)于共享的底板上的總線,共享意味著爭(zhēng)奪有限的底板資源,它們不是以帶寬保留和保障延時(shí)的概念開(kāi)發(fā)出來(lái)的。因此嘗試?yán)眠@些標(biāo)準(zhǔn)協(xié)議實(shí)現(xiàn)高端實(shí)時(shí)的DSP系統(tǒng)會(huì)出現(xiàn)沖突和失敗。所以在許多場(chǎng)合設(shè)計(jì)者想設(shè)計(jì)一個(gè)專(zhuān)門(mén)的通道,相當(dāng)于一個(gè)邊帶總線來(lái)傳輸特定的數(shù)據(jù),這時(shí)FPDP總線就應(yīng)運(yùn)而生了。

FPDP總線標(biāo)準(zhǔn)由VME工業(yè)標(biāo)準(zhǔn)化組織制定,能夠在VME或VXI總線插板之間進(jìn)行高速的數(shù)據(jù)傳輸,該總線也可以作為其它類(lèi)型總線插板的局部數(shù)據(jù)傳輸總線。

FPDP總線應(yīng)用范圍廣泛,特別是在高速數(shù)據(jù)采集系統(tǒng)中,現(xiàn)在許多高速數(shù)據(jù)采集系統(tǒng)會(huì)碰到數(shù)據(jù)采集和要求把大量采集的數(shù)據(jù)實(shí)時(shí)送到處理板上進(jìn)行處理的問(wèn)題,由于在實(shí)際應(yīng)用中,數(shù)據(jù)采集和數(shù)據(jù)處理往往是分開(kāi)的,一塊是數(shù)據(jù)采集卡,另一塊是數(shù)據(jù)處理卡,兩塊板卡之間是獨(dú)立的,若利用計(jì)算機(jī)現(xiàn)有的總線標(biāo)準(zhǔn)進(jìn)行數(shù)據(jù)傳輸,如PCI,VME等總線,存在兩個(gè)問(wèn)題:一是若利用這些標(biāo)準(zhǔn),就必須將兩塊板卡放在同一臺(tái)主機(jī)里,而一臺(tái)主機(jī)的總線資源是有限的,難免會(huì)出現(xiàn)資源爭(zhēng)奪,帶寬不能滿(mǎn)足要求,故不能滿(mǎn)足數(shù)據(jù)實(shí)時(shí)處理的要求;二是在實(shí)際有些情況下,必須將一臺(tái)主機(jī)的數(shù)據(jù)傳到另一臺(tái)主機(jī)進(jìn)行處理,若利用現(xiàn)有的計(jì)算機(jī)總線標(biāo)準(zhǔn)肯定不能滿(mǎn)足要求,這時(shí)用FPDP總線將數(shù)據(jù)從采集卡傳輸?shù)教幚砜ň湍芎芎玫貪M(mǎn)足高速數(shù)據(jù)采集系統(tǒng)的要求,因?yàn)樗徽加玫装寤蛑鳈C(jī)的總線資源。基于FPDP的數(shù)據(jù)采集系統(tǒng),可廣泛應(yīng)用于航空航天、地震監(jiān)測(cè)、石油勘探、醫(yī)療設(shè)備、聲納等數(shù)字信號(hào)處理設(shè)備中。

FPDP總線傳輸需要相應(yīng)的傳輸協(xié)議。一般總線的傳輸協(xié)議分為同步傳輸協(xié)議和異步傳輸協(xié)議兩種類(lèi)型。同步協(xié)議很簡(jiǎn)單但是太嚴(yán)格,靈活性差;相反,異步協(xié)議能適合任何一種時(shí)序要求,但命令模塊和響應(yīng)模塊需使用較多的控制線,接口比較復(fù)雜。準(zhǔn)同步協(xié)議是一種折衷,不做說(shuō)明時(shí)系統(tǒng)按同步規(guī)則運(yùn)行,當(dāng)明確要求異步操作時(shí)采用異步協(xié)議。在一個(gè)復(fù)雜的總線系統(tǒng)中,微處理器之類(lèi)的主設(shè)備通常利用同步協(xié)議進(jìn)行大批量的、時(shí)間相對(duì)確定的數(shù)據(jù)傳輸,而底板則采用異步協(xié)議。VXI總線是采用異步信號(hào)交換聯(lián)絡(luò)協(xié)議的全并行總線,每次信息傳輸由判優(yōu)、尋址和數(shù)據(jù)傳輸組成,信息傳輸?shù)乃俾视蒝XI總線上反應(yīng)最慢的模塊決定。在雷達(dá)信號(hào)處理等需要進(jìn)行大量快速的數(shù)據(jù)傳輸?shù)膱?chǎng)合,就需要在VXI總線插板上采用高速的局部總線。局部總線有兩種方式供選擇,一種是加背板,另一種是利用前面板扁平電纜。FPDP總線就是采用后一種方式的高速同步局部總線,它不僅適用于插板之間的數(shù)據(jù)傳輸,而且可以支持兩個(gè)VXI機(jī)箱之間的數(shù)據(jù)傳輸[2]。

FPDP總線是一種全并行的32位同步總線,由于不提供任何地址信息,因此FPDP總線上的數(shù)據(jù)可被多個(gè)插板使用。在采用PECL時(shí)鐘的情況下,FPDP總線能夠在兩個(gè)或多個(gè)VXI插板之間以每秒160MB的速率進(jìn)行數(shù)據(jù)傳輸。FPDP總線是一種單向總線,為了能夠進(jìn)行雙向的數(shù)據(jù)傳輸,系統(tǒng)內(nèi)需要設(shè)置兩套或兩套以上的FPDP總線[3]。

FPDP總線協(xié)議遵循ISO參考模型[2],對(duì)低兩層做出了規(guī)定。ISO參考模型全稱(chēng)為開(kāi)放式系統(tǒng)互聯(lián)參考模型,該模型是按照分層思想進(jìn)行劃分的。FPDP協(xié)議包括數(shù)據(jù)鏈路層和物理層的協(xié)議,對(duì)硬件接口做了詳盡的規(guī)定。

硬件設(shè)計(jì)論文:PCI總線和DSP芯片的圖像處理平臺(tái)的硬件設(shè)計(jì)

摘要：介紹了基于PCI專(zhuān)用芯片S5933和DSP芯片TMS320C32圖像處理平臺(tái)的硬件設(shè)計(jì)。該平臺(tái)使用專(zhuān)用視頻輸入處理芯片SAA7113和CPLD實(shí)現(xiàn)了高速連續(xù)的視頻幀采集，滿(mǎn)足了后繼圖像處理的需要。該平臺(tái)既可以作為視頻圖像采集使用，也可以進(jìn)行視頻壓縮、匹配等圖像處理的算法驗(yàn)證，并具有使用靈活的特點(diǎn)。 關(guān)鍵詞：數(shù)字信號(hào)處理芯片 視頻采集 圖像處理

隨著計(jì)算機(jī)、多媒體和數(shù)據(jù)通信技術(shù)的高速發(fā)展，數(shù)字圖像技術(shù)近年來(lái)得到了極大的重視和長(zhǎng)足的發(fā)展，并在科學(xué)研究、工業(yè)生產(chǎn)、醫(yī)療衛(wèi)生、教育、娛樂(lè)、管理和通信等方面取得了廣泛的應(yīng)用。同時(shí)，人們對(duì)計(jì)算機(jī)視頻應(yīng)用的要求也越來(lái)越高，從而使得高速、便捷、智能化的高性能數(shù)字圖像處理設(shè)備成為未來(lái)視頻設(shè)備的發(fā)展方向，這必然要求產(chǎn)生相適應(yīng)的新理論、新方法和新算法。為了在利用這些新技術(shù)的過(guò)程中檢驗(yàn)其可行性，研制了基于PCI總線和DSP芯片的圖像處理平臺(tái)，該圖像處理平臺(tái)是利用PHILIPS公司的視頻輸入處理器SAA7113、TI公司的TMS320C32高速浮點(diǎn)DSP和AMCC公司的S5933 PCI總線接口芯片搭建的。利用高速的PCI總線和功能強(qiáng)大的DSP芯片，可以進(jìn)行視頻壓縮、圖像檢測(cè)、視覺(jué)定位等算法研究。

1 系統(tǒng)功能概述

根據(jù)實(shí)際應(yīng)用需要，該系統(tǒng)的主要功能有：

（1）可以在不同輸入制式PAL和NTSC之間進(jìn)行自動(dòng)切換和處理。

（2）能利用采集到的YUV圖像信號(hào)數(shù)據(jù)進(jìn)行壓縮算法的驗(yàn)證，或轉(zhuǎn)換成灰度圖像數(shù)據(jù)、RGB格式圖像數(shù)據(jù)等進(jìn)行檢測(cè)、定位等算法的檢驗(yàn)。

（3）能將處理后的數(shù)據(jù)通過(guò)PCI接給上層系統(tǒng)（PC機(jī)）保存或進(jìn)行進(jìn)一步驗(yàn)證處理。

（4）系統(tǒng)具有軟件修改、升級(jí)功能和靈活性，便于算法的改進(jìn)驗(yàn)證。

系統(tǒng)的設(shè)計(jì)難點(diǎn)主要是如何實(shí)現(xiàn)系統(tǒng)數(shù)據(jù)的高速傳輸。圖像數(shù)據(jù)由專(zhuān)用集成視頻解碼器SAA7113采集，經(jīng)A／D轉(zhuǎn)換處理后傳輸?shù)紻SP；再經(jīng)DSP處理后通過(guò)PCI接口傳輸?shù)絇C機(jī)。如何實(shí)現(xiàn)SAA7113與DSP之間和DSP與S5933之間的高效率數(shù)據(jù)通信是解決這個(gè)問(wèn)題的關(guān)鍵。通過(guò)分析研究，在SAA7113與DSP之間采用CPLD控制的兩幀輪換方式，實(shí)現(xiàn)圖像的隔行信號(hào)變逐行信號(hào)以及采集和處理的同步進(jìn)行；在DSP與S5933之間采用DMA傳輸方式，實(shí)現(xiàn)數(shù)據(jù)流在系統(tǒng)中的高速傳輸，以滿(mǎn)足圖像處理要求。

2 系統(tǒng)的硬件設(shè)計(jì)

整個(gè)系統(tǒng)由視頻解碼器、DSP和PCI總線專(zhuān)用芯片組成。系統(tǒng)框圖如圖1所示。

DSP芯片采用TMS320C32，該芯片是在TMS320C30的基礎(chǔ)上簡(jiǎn)化而來(lái)的，含有TMS320C30 CPU核心。它增加了一些常用的功能部件，使程序引導(dǎo)功能、串行接口傳輸和存儲(chǔ)器均可支持8、16、32位的數(shù)據(jù)。它可產(chǎn)生邊沿中斷和電平中斷，可由用戶(hù)編程設(shè)定中斷向量表的地址，具有空等待和低功耗兩種電源管理方式。它具有兩個(gè)DMA通道，功能強(qiáng)大的外部存儲(chǔ)器接口既可以滿(mǎn)足視頻解碼接口8位數(shù)據(jù)的要求，也可以實(shí)現(xiàn)PCI接口32位數(shù)據(jù)的的高速數(shù)據(jù)傳輸。TMS320C32靈活的程序加載可以實(shí)現(xiàn)在系統(tǒng)編程。

PCI總線專(zhuān)用接口芯片采用S5933，它是一種功能強(qiáng)且使用靈活的PCI總線控制器專(zhuān)用芯片，該芯片符合PCI局部總線規(guī)范2．1版本，既可作為PCI總線目標(biāo)設(shè)備，實(shí)現(xiàn)基本的傳送要求；也可作為PCI總線主控設(shè)備，訪問(wèn)其它PCI總線設(shè)備。S5933的峰值傳送速率為132Mbps(32位PCI數(shù)據(jù)線)。S5933提供了3個(gè)物理總線接口：PCI總線接口、外加總線接口（ADD－ON BUS）；可選的NV存儲(chǔ)器接口。用戶(hù)可根據(jù)需要設(shè)計(jì)S5933與外加總線接口相連接的邏輯電路和配置空間的初始化，而不必考慮PCI總線規(guī)范眾多的協(xié)議，從而將復(fù)雜的PCI總線接口關(guān)系轉(zhuǎn)化為簡(jiǎn)單的8／16／32位外加總線（ADD－ON BUS）接口關(guān)系。S5933芯片功能框圖如圖2所示。

PCI總線與外加總線之間的數(shù)據(jù)傳輸可以通過(guò)內(nèi)部先入先出存儲(chǔ)器（FIFO）、郵箱寄存器（Mailbox）和數(shù)據(jù)直傳通道（Pass－Thru）三種通道進(jìn)行。各通道都包括兩組寄存器以分別完成PCI總線和ADD－ON總線接口雙向數(shù)據(jù)傳輸，為使用者提供較為寬松而靈活的設(shè)計(jì)空間。

可編程視頻解碼芯片采用SAA7113；該芯片是可編程視頻處理芯片，采用CMOS工藝。通過(guò)簡(jiǎn)單的I2C總線可以對(duì)其實(shí)現(xiàn)編程控制；內(nèi)部包含兩路模擬處理通道，能實(shí)現(xiàn)視頻源的選擇、抗混疊（去假頻）濾波、模／數(shù)變換、自動(dòng)嵌位、自動(dòng)增益控制、時(shí)鐘產(chǎn)生、多制式（PAL BGHI、PAL M、PAL N、NTSC M和NTSC N）解碼及亮度、對(duì)比度和飽和度控制。

本系統(tǒng)采用軟件模擬I2C總線的控制方式，通過(guò)DSP的多功能口實(shí)現(xiàn)DSP對(duì)SAA7113的初始化等控制；根據(jù)SAA7113輸出的同步脈沖，通過(guò)使用可編程器件CPLD，產(chǎn)生圖像幀存儲(chǔ)器的地址信號(hào)、讀寫(xiě)信號(hào)以及幀切換等控制信號(hào)，實(shí)現(xiàn)SAA7113和DSP之間的高速數(shù)據(jù)通訊。

3 DSP與SAA7113之間的無(wú)縫連接

SAA7113輸出的是隔行視頻信號(hào)，一幀圖像需要傳送兩次，分別記為奇場(chǎng)圖像和偶場(chǎng)圖像；視頻處理的對(duì)象是逐行排列的圖像信號(hào)，因此必須等待一幀圖像（連續(xù)的奇、偶兩場(chǎng)信號(hào)）采集完后，合成到一個(gè)圖像幀中才能進(jìn)行后續(xù)處理。利用SAA7113的同步信號(hào)，使用可編程邏輯器件CPLD構(gòu)建控制器，可將圖像數(shù)據(jù)寫(xiě)入幀存儲(chǔ)器，解決圖像幀合成問(wèn)題。為了向前端處理器（DSP）提供連續(xù)的圖像信號(hào)，采用兩個(gè)圖像幀存儲(chǔ)器A和B交替存儲(chǔ)的方式，來(lái)暫存采集到的圖像數(shù)據(jù)和需要處理的圖像數(shù)據(jù)，可實(shí)現(xiàn)圖像的實(shí)時(shí)連續(xù)采集處理。

DSP與SAA7113之間的硬件接口如圖3所示，整個(gè)接口的控制邏輯，包括兩個(gè)子模塊：幀圖像寫(xiě)入控制器和乒乓開(kāi)關(guān)，由一塊CPLD來(lái)完成。CPLD芯片采用ALTERA公司的EPM9320RC208。兩組幀存儲(chǔ)器A和B采用CYPRESS公司生產(chǎn)的兩塊CY7C1049芯片，容量為512K×8bit，存取時(shí)間不超過(guò)15ns，能滿(mǎn)足圖像實(shí)時(shí)采集要求。

SAA7113由數(shù)字視頻輸出口VPO?眼7：0，輸出視頻數(shù)據(jù)。系統(tǒng)設(shè)置SAA7113的輸出數(shù)據(jù)為標(biāo)準(zhǔn)的ITU 656 4?押2?押2 YUV格式，每一個(gè)象素的數(shù)據(jù)由兩個(gè)連續(xù)的字節(jié)表示。為了方便地存儲(chǔ)處理圖像，系統(tǒng)僅取一幀圖像中間的512×512個(gè)象素作為一幀，即所取圖像幀為連續(xù)奇偶兩場(chǎng)圖像的中央512行，且每行取中間的512個(gè)象素的圖像塊。

利用

SAA7113的同步信號(hào)，幀圖像寫(xiě)入控制器模塊產(chǎn)生幀存儲(chǔ)器的地址信號(hào)、寫(xiě)信號(hào)以及幀切換信號(hào)之一（RDY1）。SAA7113輸出的同步信號(hào)包括LLC、RTS0、RTS1。LLC是行鎖定系統(tǒng)時(shí)鐘輸出，為象素時(shí)鐘頻率的兩倍，即27MHz，用來(lái)同步數(shù)據(jù)采集，使得一個(gè)LLC周期輸出一個(gè)字節(jié)的圖像數(shù)據(jù)。在圖像數(shù)據(jù)有效時(shí)，其上升沿反相后作為幀存儲(chǔ)器的WE＃信號(hào)。RTS0、RTS1的功能是通過(guò)編程設(shè)置SAA7113功能寄存器確定的。RTS0被設(shè)置為水平輸出參考信號(hào)（行有效信號(hào)），RTS0高電平時(shí)表示采集一行有效象素，低電平時(shí)表示場(chǎng)消隱信號(hào)?熏在RTSO上升沿后，幀圖像寫(xiě)入控制器控制采集一行中間的512個(gè)象素?cái)?shù)據(jù)，將其余的象素?cái)?shù)據(jù)丟棄。RTS1被設(shè)置為垂直輸出參考信號(hào)和奇偶場(chǎng)信號(hào)，RTS1高電平時(shí)表示采集奇場(chǎng)圖像所需要的有效數(shù)據(jù)，在RTS1上升沿時(shí)，開(kāi)始采集奇場(chǎng)圖像數(shù)據(jù)，同時(shí)它也被用來(lái)作為幀圖像開(kāi)始的信號(hào)；RTS1低電平時(shí)表示采集偶場(chǎng)中所需要的圖像數(shù)據(jù)，在RTS1下降沿時(shí)，開(kāi)始采集偶場(chǎng)圖像數(shù)據(jù)。在RTS1上升沿時(shí)，幀圖像寫(xiě)入控制器控制采集256行象素?cái)?shù)據(jù)作為奇場(chǎng)圖像；在RTS1下降沿時(shí)，順次采集下面的256行象素?cái)?shù)據(jù)作為偶場(chǎng)圖像，其余的圖像行數(shù)據(jù)丟棄。使用512K×8bit的靜態(tài)存儲(chǔ)器（SRAM），恰好可以存放一幀512×512×2×8bit的圖像。在合成一幀圖像時(shí)，對(duì)應(yīng)的奇場(chǎng)圖像的第n個(gè)象素和偶場(chǎng)圖像的第n個(gè)象素在存儲(chǔ)器內(nèi)位置相差512×2×8bit，幀圖像寫(xiě)入控制器通過(guò)把RTS1（奇偶場(chǎng)有效）信號(hào)作為寫(xiě)入圖像數(shù)據(jù)的幀存儲(chǔ)器地址信號(hào)中的A1，把場(chǎng)中有效行的計(jì)數(shù)輸出信號(hào)作為幀存儲(chǔ)器地址信號(hào)中的A1[18:12],把行中有效象素的計(jì)數(shù)輸出信號(hào)作為幀存儲(chǔ)器地址信號(hào)中的A1[10:0],從而實(shí)現(xiàn)隔行信號(hào)變逐行信號(hào)存儲(chǔ)在一圖像幀存儲(chǔ)器中。圖4為圖像采集同步信號(hào)時(shí)序圖。當(dāng)采集完一幀圖像數(shù)據(jù)時(shí)，幀圖像寫(xiě)入控制器產(chǎn)生RDY1信號(hào)，通知乒乓開(kāi)關(guān)。在CPLD內(nèi)部構(gòu)造一個(gè)乒乓開(kāi)關(guān)控制模塊，自動(dòng)完成幀間讀寫(xiě)兩個(gè)通道接口的切換。其中幀圖像寫(xiě)入控制器產(chǎn)生的寫(xiě)圖像幀的地址信號(hào)A1[18:0]、寫(xiě)控制信號(hào)WR＃和SAA7113的VPO[7:0]組成了圖像幀寫(xiě)通道的始端接口；DSP讀圖像幀的地址線信號(hào)A2[18:0]、讀控制信號(hào)R／W＃和數(shù)據(jù)線的低8位信號(hào)DI[7:0]組成了圖像幀讀通道的終端接口；RDY1、RDY2(FX0)作為幀切換就緒信號(hào)觸發(fā)通道的切換。開(kāi)始采集圖像數(shù)據(jù)時(shí)，幀切換就緒信號(hào)RDY1、RDY2同時(shí)為假，圖像幀寫(xiě)通道的始端接口信號(hào)與圖像幀A的接口信號(hào)RD、WE＃、A[18:0]和D[7:0]連接；SAA7113的當(dāng)前幀圖像數(shù)據(jù)寫(xiě)入幀存儲(chǔ)器A；同時(shí)，圖像幀讀通道的終端接口與圖像幀B的接口信號(hào)連接，DSP從幀B中取出前一幀圖像數(shù)據(jù)進(jìn)行處理；當(dāng)前幀的圖像數(shù)據(jù)采集完時(shí)，幀圖像寫(xiě)入控制器停止采集數(shù)據(jù)，置RDY1為真；同理，當(dāng)DSP在處理完前一幀圖像時(shí)，設(shè)置引腳FXO置RDY2為真。乒乓開(kāi)關(guān)模塊在檢測(cè)到RDY1、RDY2同時(shí)為真時(shí)，切換通道的接口，此時(shí)圖像幀寫(xiě)通道的始端接口與圖像幀B的接口連接；SAA7113的當(dāng)前幀圖像數(shù)據(jù)寫(xiě)入幀存儲(chǔ)器B；圖像幀讀通道的終端接口與圖像幀存儲(chǔ)器A的接口信號(hào)連接，DSP從幀存儲(chǔ)器A中取出前一幀圖像數(shù)據(jù)進(jìn)行處理。這樣兩幀輪換進(jìn)行，實(shí)現(xiàn)了圖像的實(shí)時(shí)連續(xù)處理。

在DSP和SAA7113之間所有控制信號(hào)的接口邏輯和時(shí)序轉(zhuǎn)換都由CPLD來(lái)完成,增加了性，簡(jiǎn)化了PCB的版面，并且可以編程修改，提高了使用的靈活性。

圖4 圖像數(shù)據(jù)采集同步信號(hào)時(shí)序圖

4 S5933與DSP之間的接口設(shè)計(jì)

S5933的三種數(shù)據(jù)傳輸方式有不同的特點(diǎn)，應(yīng)用于不同的場(chǎng)合。

S5933信箱方式不支持猝發(fā)(Burst)傳輸，由8個(gè)32位信箱寄存器組成，可從兩個(gè)方向進(jìn)行訪問(wèn)。它們平均分為兩類(lèi)，分別用于PCI接口和ADD－ON接口之間的雙向信息傳輸。主機(jī)和擴(kuò)展邏輯都可以通過(guò)查詢(xún)或中斷方式獲悉任一信箱寄存器的任一字節(jié)的空滿(mǎn)狀態(tài)，并通過(guò)相應(yīng)地址訪問(wèn)該字節(jié)。S5933的信箱寄存器映射在DSP的I／O空間中，從而可以實(shí)現(xiàn)DSP對(duì)信箱的直接操作，數(shù)據(jù)速率較低，故系統(tǒng)中只使用這種方式傳輸命令和狀態(tài)信息，例如PC機(jī)通知DSP設(shè)備關(guān)閉；DSP通知上層已經(jīng)傳送完數(shù)據(jù)（處理完的數(shù)據(jù)的大小不是固定的）等。

S5933的FIFO方式主要由兩個(gè)接口共用的兩個(gè)32×8比特的FIFO、讀或?qū)懙刂芳拇嫫饕约白x或?qū)懹?jì)數(shù)器組成。兩個(gè)FIFO分別作為PCI和ADD－ON接口之間的雙向緩沖區(qū)。S5933提供了快捷方式：一組專(zhuān)門(mén)用于FIFO方式傳輸?shù)目刂萍盃顟B(tài)信號(hào)，包括FIFO寄存器的直接讀、寫(xiě)以及狀態(tài)信號(hào)等，用以提高數(shù)據(jù)傳輸速度，但此信號(hào)組只能工作在S5933為主控設(shè)備的情況下。S5933作為目標(biāo)設(shè)備時(shí)，內(nèi)部FIFO只是作為一般的寄存器，PCI總線如同訪問(wèn)信箱寄存器那樣訪問(wèn)它們，操作比較直觀，但不支持猝發(fā)傳輸，極大地限制了傳輸速度；S5933作為主控設(shè)備時(shí)，F(xiàn)IFO方式可進(jìn)行DMA方式的猝發(fā)傳輸，S5933可以通過(guò)FIFO接口啟動(dòng)DMA傳輸周期，傳輸過(guò)程不需要CPU的干預(yù)，傳輸?shù)乃俾逝c外部設(shè)備的數(shù)據(jù)傳輸速率有關(guān)，可以得到很高的數(shù)據(jù)傳輸速率。S5933的DMA數(shù)據(jù)傳輸啟動(dòng)方式有兩種：PCI總線接口啟動(dòng)和ADD－ON總線接口啟動(dòng)。啟動(dòng)方式?jīng)Q定于由哪個(gè)接口設(shè)置讀或?qū)懙刂芳拇嫫饕约白x或?qū)懹?jì)數(shù)器：PCI總線接口啟動(dòng)方式是由PCI總線主設(shè)備（一般是PC機(jī)的客戶(hù)程序）設(shè)置DMA相關(guān)寄存器發(fā)起DMA傳輸?shù)模籄DD－ON總線接口啟動(dòng)方式是由外部邏輯電路（一般是外部插卡上的CPU）設(shè)置DMA相關(guān)寄存器發(fā)起DMA傳輸?shù)摹?

S5933的PASS－THRU方式使主機(jī)以?xún)?nèi)存映射方式訪問(wèn)ADD－ON接口的存儲(chǔ)空間，只能工作在S5933是目標(biāo)設(shè)備的情況下，且外部接口需要邏輯電路的支持，故不常用。

本系統(tǒng)是圖像處理的一個(gè)實(shí)驗(yàn)平臺(tái)，既要求數(shù)據(jù)傳輸率高，又要求有一定的升級(jí)功能和靈活性。因此，系統(tǒng)采用FIFO數(shù)據(jù)傳輸方式。當(dāng)采集的圖像數(shù)據(jù)量大且要求傳輸速度高時(shí)，可以采用FIFO方式中的PCI總線接口啟動(dòng)DMA方式，使用DMA傳輸；有一些應(yīng)用場(chǎng)合，要傳送的數(shù)據(jù)個(gè)數(shù)不明確，例如圖像壓縮后的數(shù)據(jù)量是不一定的，可以使用外加總線接口啟動(dòng)DMA的傳輸方式傳送壓縮圖像，而用信箱方式傳送命令和圖像狀態(tài)信息。在這種方式下，S5933的外加總線操作寄存器全部映射在TMS320C32 DSP的選通控制信號(hào)IOSTRB＃控制的空間中，使DSP對(duì)PCI接口傳輸?shù)臄?shù)據(jù)的控制十分簡(jiǎn)單，就象操作自身的外圍接口一樣。S5933與DSP之間的硬件接口的具體連接方式如圖5所示。

S5933和DSP之間的硬件連接,就是利用DSP的讀寫(xiě)信號(hào)R／W＃、地址選通控制信號(hào)IOSTRB＃、外部設(shè)備就緒信號(hào)RDY＃和部分地址信號(hào)以及S5933的FIFO狀態(tài)信號(hào)WRFULL進(jìn)行簡(jiǎn)單的時(shí)序和邏輯組合，生成對(duì)S5933的外加總線接口的讀寫(xiě)控制信號(hào)：WR＃、RD＃、SELECT＃、ADR[6:2]、BE[3:0]、WRFIFO＃。S5933的數(shù)據(jù)總線與DSP的數(shù)據(jù)總線相連接，數(shù)據(jù)線寬度為32位，以便提供盡可能高的傳輸速率。

本文采用PCI接口芯片S5933、DSP芯片TMS320C32和視頻輸入處理芯片SAA7113設(shè)計(jì)實(shí)現(xiàn)的視頻圖像處理實(shí)驗(yàn)平臺(tái)系統(tǒng)可以實(shí)現(xiàn)圖像的高速連續(xù)采集，進(jìn)行圖像壓縮、圖像處理等算法的驗(yàn)證，達(dá)到了系統(tǒng)設(shè)計(jì)的目標(biāo)。本系統(tǒng)具有使用靈活、升級(jí)方便等特點(diǎn)。考慮到DSP芯片的內(nèi)部RAM有限，程序不能在片內(nèi)運(yùn)行，在進(jìn)行一些復(fù)雜的圖像處理運(yùn)算時(shí)，速度會(huì)受到限制，故本系統(tǒng)僅適用于靜態(tài)圖像的處理算法研究。

硬件設(shè)計(jì)論文:基于雙處理器的點(diǎn)焊控制系統(tǒng)的硬件設(shè)計(jì)

摘要：針對(duì)點(diǎn)焊的控制特點(diǎn)，設(shè)計(jì)了一種基于雙處理器的點(diǎn)焊控制系統(tǒng)。在該系統(tǒng)中，DSP模塊負(fù)責(zé)智能控制程序運(yùn)算，MCU模塊負(fù)責(zé)進(jìn)行人機(jī)對(duì)話，而信號(hào)的輸入輸出則由獨(dú)立的AD&IO模塊負(fù)責(zé)。模擬試驗(yàn)表明，該硬件系統(tǒng)滿(mǎn)足工作要求。 關(guān)鍵詞：點(diǎn)焊控制 雙處理器 硬件設(shè)計(jì)

點(diǎn)焊是將焊件裝配成搭接接頭，并壓緊在兩電極之間，利用電流通過(guò)焊件時(shí)產(chǎn)生的電阻熱熔化母材金屬，冷卻后形成焊點(diǎn)的一種電阻焊方法。其通電加熱時(shí)間一般為幾至幾十周波（一周波為0.02s），而電流有效值一般為幾至幾十KA。

點(diǎn)焊是一個(gè)高度非線性、存在多變量耦合作用和大量隨機(jī)不確定因素的過(guò)程，其形核處于封閉狀態(tài)，時(shí)間極短，特征信號(hào)提取困難，控制難度較大。

1 設(shè)計(jì)思想和總體方案

近年來(lái)，智能控制技術(shù)正被積極地引入點(diǎn)焊控制研究領(lǐng)域，但由于其算法高度復(fù)雜、計(jì)算密集，因此對(duì)系統(tǒng)的實(shí)時(shí)性要求越來(lái)越高。另一方面，DSP（數(shù)字信號(hào)處理器）技術(shù)的蓬勃發(fā)展，使得其在工業(yè)控制領(lǐng)域的應(yīng)用越來(lái)越廣泛。因此在本設(shè)計(jì)中，使用DSP作核心處理器，充分發(fā)揮其運(yùn)算速度快的優(yōu)勢(shì)，并嘗試?yán)枚喾N智能控制算法對(duì)點(diǎn)焊進(jìn)行質(zhì)量控制，以提高焊點(diǎn)的質(zhì)量和性。

在實(shí)際工作中，點(diǎn)焊需要設(shè)置的參數(shù)較多，操作者不得不依賴(lài)于各種手冊(cè)、說(shuō)明書(shū)和/或?qū)＜揖幹频墓に囄募?lái)進(jìn)行設(shè)備；而且在選定參數(shù)之后，往往還需要通過(guò)一系列的旋鈕、按鈕等開(kāi)關(guān)進(jìn)行設(shè)置，操作復(fù)雜，容易造成混亂。因此在本設(shè)計(jì)中，應(yīng)用MCU（單片機(jī)）實(shí)現(xiàn)人機(jī)對(duì)話功能。通過(guò)鍵盤(pán)輸入和液晶顯示，既充分體現(xiàn)了數(shù)字化控制的優(yōu)勢(shì)，也有助于實(shí)現(xiàn)點(diǎn)焊專(zhuān)家系統(tǒng)。

由于點(diǎn)焊系統(tǒng)工作在大電流、強(qiáng)磁場(chǎng)的環(huán)境下，因此控制系統(tǒng)的抗干擾問(wèn)題尤為重要，且DSP的工作頻率高，所以將信號(hào)的輸入、輸出部分和DSP、MCU模塊分開(kāi)，設(shè)計(jì)獨(dú)立的AD&IO模塊。

系統(tǒng)的總體方案如圖1所示。

2 DSP模塊的設(shè)計(jì)

本系統(tǒng)選用了DSK-TMS320VC5402芯片作控制核心。DSP是TI公司提供的一套標(biāo)準(zhǔn)的DSP開(kāi)發(fā)平臺(tái)，其目的是令使用者能較能地開(kāi)發(fā)和應(yīng)用基于DSP的系統(tǒng)，為最終的目標(biāo)系統(tǒng)提供軟、硬件設(shè)計(jì)參考模板。有關(guān)DSK的具體說(shuō)明請(qǐng)參閱有關(guān)的技術(shù)資料。

DSK提供了存儲(chǔ)器接口和外圍設(shè)備接口兩列擴(kuò)展接口。根據(jù)“灰箱法”的設(shè)計(jì)思想，不用理解DSK的內(nèi)部原理，只需在對(duì)其整體有一個(gè)基本了解的基礎(chǔ)上，選擇可能要用到的信號(hào)即可。因此專(zhuān)門(mén)設(shè)計(jì)了一塊轉(zhuǎn)接板，作為外圍電路與DSP之間通訊的橋梁。從DSP中引出了26個(gè)信號(hào)，如表1所示。

表1 轉(zhuǎn)接板信號(hào)

信號(hào)名

作 用

電源與地信號(hào)+5V由DSK取出，使整個(gè)系統(tǒng)同時(shí)上電GND從DSK發(fā)出，保持系統(tǒng)的地信號(hào)相同用于A/D電路的信號(hào)ADEN用作TLV2544片選和使能信號(hào)X_FSX0發(fā)送同步幀，使A/D轉(zhuǎn)換開(kāi)始X_DX0發(fā)送MCBSP對(duì)TLV2544的控制指令X_FSR0接收X_FSX0信號(hào)，使DSK和TLV2544保持同步X_CLKX0發(fā)送時(shí)鐘頻率信號(hào)給TLV2544X_CLKR0接收X_CLKX0時(shí)鐘，使DSK和TLV2544保持時(shí)鐘同步X_DR0接收TLV2544轉(zhuǎn)換好的數(shù)字?jǐn)?shù)據(jù)用于I/O電路的信號(hào)INPUT用作允許輸入信號(hào)OCLOCK用作輸出鎖存信號(hào)OUTPUT用作允許輸出信號(hào)X_D[07]接入數(shù)據(jù)總線，傳輸I/O數(shù)據(jù)用于MPU模塊的控制信號(hào)

X_D[07]接入數(shù)據(jù)總線，傳輸DSP與MPU之間的通訊數(shù)據(jù)INT1MCU向DSP發(fā)出的通信請(qǐng)求信號(hào)X_IACKDSP向MCU發(fā)出的確認(rèn)信號(hào)X_XFDSP向MCU發(fā)出的通訊請(qǐng)求信號(hào)X_BIO3MCU向DSP發(fā)出的確認(rèn)信號(hào)3 AD&IO模塊的設(shè)計(jì)

該模塊包括A/D轉(zhuǎn)換、輸入、輸出三部分電路，它們分別負(fù)責(zé)模擬信號(hào)的輸入和轉(zhuǎn)換以及開(kāi)關(guān)信號(hào)的輸入和控制信號(hào)的輸出。

3.1 A/D轉(zhuǎn)換電路

A/D轉(zhuǎn)換器的選取主要考慮所采集的模擬信號(hào)的數(shù)量、精度及與DSP的速度匹配等，綜合考慮后，選用TI公司生產(chǎn)的12位4通道高速AD-TLV2544。

本設(shè)計(jì)中A/D轉(zhuǎn)換電路分為三部分：及時(shí)部分由5.1V的穩(wěn)壓二極管又濾波電容103組成，構(gòu)成模擬輸入部分；第二部分由TLV2544組成，完成A/D轉(zhuǎn)換；第三部分由八相緩沖器74LS244組成，完成DSP與TLV2544之間的通訊，如圖2所示。

A/D轉(zhuǎn)換電路的工作是由DSP的多通道緩沖串口MCBSP來(lái)控制的。MCBSP通過(guò)其數(shù)據(jù)輸出口DX0發(fā)送控制字到TLV2544的SDI口，該控制字為16位，前4位是指令位。如果TLV2544接收到的前四位是0XA，那么接下來(lái)的12位就會(huì)被當(dāng)作控制字譯碼；相反，如果前4位接收到的是0XE，那么ADC將繼續(xù)輸出FIFO的內(nèi)容到SDO中。其中，SDI和SDO分別是TLV2544的控制信號(hào)輸入口和已轉(zhuǎn)換好的數(shù)字信號(hào)輸出口。當(dāng)TLV2544按DSP發(fā)出的控制字轉(zhuǎn)換到一定時(shí)候（如FIFO堆棧滿(mǎn)）時(shí)，則發(fā)出INT信號(hào)通知DSP接收。DSP接收到INT信號(hào)后，經(jīng)X_DR0口讀入TLV2544已轉(zhuǎn)換好的串行數(shù)據(jù)。

3.2 輸入和輸出電路

為了抵抗電氣干擾和高壓電擊，在本設(shè)計(jì)中，輸入和輸出電路均采用光隔PC817傳遞邏輯信號(hào)，實(shí)現(xiàn)電氣隔離。另外還使用反相器74HC14對(duì)傳輸信號(hào)進(jìn)行整形，利用施密特特性消除毛刺干擾，提高信號(hào)傳輸?shù)目垢蓴_能力。輸入和輸出電路與DSP的接口如圖3所示。

在輸入電路中使用了緩沖器74LS244，以增強(qiáng)線驅(qū)動(dòng)能力，如圖3所示。假設(shè)第二路輸入為低電平，則光隔不導(dǎo)通，A2也為低電平。DSP要讀取它的時(shí)候，先給輸入一個(gè)低電平，然后用02H（即00000010）去線與，判斷Y2的值是否為1，如果不為1則不讀入，反之讀入。其它輸入也是這樣來(lái)處理。

因?yàn)檩敵龅拈_(kāi)關(guān)量需要保持開(kāi)或關(guān)的狀態(tài)，所以在輸出電路中使用了鎖存器74LS373，進(jìn)行緩沖和鎖存，如圖3所示。當(dāng)輸出由低電平變?yōu)楦唠娖綍r(shí)候，DSP將數(shù)據(jù)由X_D[0～7]送到鎖存器的輸入端，然后再給OCLOCK一個(gè)低電平脈沖，數(shù)據(jù)即被鎖存在鎖存器

的輸出端。假如Q0=1，則經(jīng)反相器后變?yōu)榈碗娖剑飧魧?dǎo)通；反之，光隔不導(dǎo)通，從而實(shí)現(xiàn)了開(kāi)關(guān)量的數(shù)據(jù)輸出。4 MCU模塊的設(shè)計(jì)

4.1 MCU擴(kuò)展系統(tǒng)

在本設(shè)計(jì)中，MCU選用89C51，并擴(kuò)展了片外ROM27512（64KB）和片外RAM6264（8KB），如圖4所示。MCU用作液晶顯示的數(shù)據(jù)線；P2口用作高位地址線，其高3位P25、P26、P27同時(shí)還作譯碼器74LS138的輸入，該譯碼器的輸出為片外RAM的尋址訪問(wèn)信號(hào)。片外鎖存器和RAM 6264是統(tǒng)一編址的，即每一片鎖存器都有自己的地址。

4.2 人機(jī)接口

在本設(shè)計(jì)中，鍵盤(pán)包括“0～9”、“.”、“確認(rèn)”、“上翻”、“下翻”、“取消”、“暫停”等共16個(gè)鍵位，故采用4×4的矩陣式方案。矩陣式鍵盤(pán)由行線和列線組成，按鍵設(shè)置在行、列線的交點(diǎn)上。行、列線分別連接到按鍵開(kāi)關(guān)的兩端。行線通過(guò)上拉電阻接到+5V上。無(wú)按鍵動(dòng)作時(shí)，行線處于高電平；而當(dāng)有鍵按下時(shí)，行線電平狀態(tài)將由與此行線相連的列線電平?jīng)Q定。列線電平如果為低，則行線電平為低；列堅(jiān)電平為高，則行線電平為高。從而可以識(shí)別出按鍵是否按下。

鍵盤(pán)電路主要由單片機(jī)的P0口、八相反相緩沖器74LS240、鎖存器74LS273以及一些上拉電阻組成。P0口用作數(shù)據(jù)線，八相反相緩沖器74LS240緩沖行線的信號(hào)，鎖存器74LS273鎖存從P0口送給列線的信號(hào)。對(duì)八相反相緩沖器74LS240所緩沖的行線的值的讀取是通過(guò)譯碼器74LS138輸出的譯碼信號(hào)G5來(lái)控制的，其讀地址為BFFFH；而對(duì)鎖存器74LS273的控制則是通過(guò)譯碼器輸出的G6來(lái)控制的，對(duì)列的寫(xiě)地址為DFFFH。

在本設(shè)計(jì)中選用的液晶顯示器是信利公司的MG12232-5。該液晶顯示器帶背光及溫度補(bǔ)償功能，左右有主、從兩個(gè)控制器SED1520，上下分4頁(yè)。漢字顯示采用12×12點(diǎn)陣，數(shù)字、符號(hào)顯示采用12×6點(diǎn)陣。每個(gè)漢字占24字節(jié)，數(shù)字、符號(hào)占12字節(jié)，均燒入程序存儲(chǔ)器。

液晶顯示電路的工作原理為：由MCU通過(guò)P1口向液晶顯示器的數(shù)據(jù)線DB口輸出顯示數(shù)據(jù)和控制指令，通過(guò)P3口向液晶顯示器輸出對(duì)E1、E2、A0、RST端口的控制字。液晶顯示器的E1、E2、A0、RST口信號(hào)分別為主控制器讀寫(xiě)使能信號(hào)、從控制器使能信號(hào)、顯示或指令選擇信號(hào)以及復(fù)位信號(hào)。

使用液晶顯示器首先需要進(jìn)行初始化，其工作在規(guī)定的方式中。液晶初始化包括：復(fù)位、休閑狀態(tài)設(shè)置、設(shè)置占空比、排序設(shè)置、設(shè)置顯示起始行、開(kāi)顯示、自動(dòng)顯示的方向設(shè)置等。這些命令在操作中都是作為指令寫(xiě)入控制器的。然后再將要顯示的漢字或字符數(shù)據(jù)送給液晶顯示器，液晶顯示器即可按控制字的要求進(jìn)行顯示。

4.3 MCU與DSP的通訊

該通訊電路由三片緩沖器74LS244（U6001、U6002及U6008、MCU的P0口以及DSP的X_D[0～7]口組成，如圖5、圖6所示。各緩沖器的控制信號(hào)由譯碼器138的輸出G1、G2、G3、G4組成。其中，U6001負(fù)責(zé)將MCU的數(shù)據(jù)送到DSP，U6002負(fù)責(zé)把DSP的數(shù)據(jù)送到MCU，而U6008則負(fù)責(zé)發(fā)送MCU與DSP之間的通訊請(qǐng)求和確認(rèn)信號(hào)。

DSP向MCU發(fā)送數(shù)據(jù)的過(guò)程為：DSP將數(shù)據(jù)通過(guò)X_D[0～7]口輸出至緩沖器U6002，同時(shí)由X_XF發(fā)送通訊請(qǐng)求信號(hào)至MPU的P00口，MCU檢測(cè)到該信號(hào)后，讀取緩沖器U6002的數(shù)據(jù)，然后通過(guò)P02口發(fā)給DSP一個(gè)確認(rèn)信號(hào)。

MCU向DSP發(fā)送數(shù)據(jù)的過(guò)程與上相似。

模擬試驗(yàn)表明，本文介紹的硬件系統(tǒng)可以滿(mǎn)足工作要求，為下一步的研究提供了良好的平臺(tái)。作者試運(yùn)行了電流有效值的神經(jīng)網(wǎng)絡(luò)求解和可控硅模糊控制等自編程序，均獲得了良好的預(yù)期效果。

硬件設(shè)計(jì)論文:網(wǎng)絡(luò)變互式數(shù)字電視機(jī)頂盒硬件平臺(tái)的設(shè)計(jì)

從現(xiàn)有交互式數(shù)字電視機(jī)頂盒的發(fā)展以及局限性出發(fā),介紹了ST Microelectronics公司新近推出的適合于交互式數(shù)字電視應(yīng)用的ST40GX1和STi5514芯片的功能特點(diǎn)以及接口。提出了二者相結(jié)合構(gòu)成雙CPU的高性能網(wǎng)絡(luò)交互式數(shù)字電視機(jī)頂盒的方案,并給出了包括前端在內(nèi)的系統(tǒng)的具體構(gòu)成。

關(guān)鍵詞:數(shù)字電視 機(jī)頂盒 DVB 圖形加速器 網(wǎng)絡(luò)接口 Cable Modem

從硬件發(fā)展上來(lái)看,交互式機(jī)頂盒、數(shù)字電視已從早期的由分立器件構(gòu)成而發(fā)展到由現(xiàn)代單芯片解決。這是數(shù)字大規(guī)模集成電路制造工藝技術(shù)進(jìn)步的結(jié)果,也是較大程度降低系統(tǒng)成本的必然要求。現(xiàn)代單芯片解決方案的機(jī)頂盒一般集成了CPU、解復(fù)用、音頻視頻解、二維圖形處理、編碼和外設(shè)端口等模塊。為節(jié)省芯片面積,這些獨(dú)立部分是通過(guò)總線方式連接在一起的。改進(jìn)系統(tǒng)的性能,通常是從提高CPU的速度、增強(qiáng)二維乃至三維圖形的處理能力、增加外設(shè)端口的接口數(shù)目和類(lèi)型等方面著手,從而從總體上提高系統(tǒng)的交互處理能力。但由于視頻解復(fù)用器和音頻視碼器對(duì)存取數(shù)據(jù)總線實(shí)的性要求嚴(yán)格,增加了CPU處理等待時(shí)間,形成了所謂的總線瓶頸。有關(guān)測(cè)試表明,總線瓶頸使得CPU的執(zhí)行指令時(shí)間達(dá)到了76%,這種單純依靠提高CPU性能來(lái)克服處理能力的不足,并不能提高性?xún)r(jià)比。改善總線瓶頸可以通過(guò)改進(jìn)或增加系統(tǒng)互連總線來(lái)完成。如松下公司的Gross Switch解決方法,使等待時(shí)間減小到50%。但這些必將增加芯片制造中互連線的復(fù)雜度,從而增加成本。

除了總線瓶頸帶來(lái)的問(wèn)題是,隨著用戶(hù)對(duì)接入方式多樣性以及圖形圖像處理要求的日益提高,通過(guò)電話線回傳的交互式機(jī)頂盒、數(shù)字電視的窄帶接入方式以及有限的計(jì)算能力也越來(lái)越不能滿(mǎn)足人們的要求。隨著有線HFC網(wǎng)的雙向改造以及它與電信網(wǎng)、互聯(lián)網(wǎng)三網(wǎng)合一進(jìn)程的加速,為用戶(hù)添加Cable Modem(CM)、Ethernet等靈活可選的寬帶接入方式以及增加高級(jí)2D乃至3D高級(jí)圖形處理,便成為機(jī)頂盒應(yīng)用的一個(gè)重要方面。

1 基于ST40GX1與STi5514的雙CPU解決方案

為解決上面提出的總是,選擇了ST Microelectronics公司最近推出的基于STi5514單芯片解碼器和ST40GX1二維圖形處理器的雙處理器解決方案。該方案避免了外設(shè)模塊倍增帶來(lái)的總線擁擠以及解碼實(shí)時(shí)性要求帶來(lái)的等待延遲。STi5514和ST40GX1內(nèi)部都采用了高速的先進(jìn)STBus實(shí)現(xiàn)互聯(lián),前者負(fù)責(zé)實(shí)時(shí)性要求較高的硬件解復(fù)用、視頻音頻解碼、與解碼相關(guān)聯(lián)的外圍I/O設(shè)備控制等。后者負(fù)責(zé)寬帶交互式應(yīng)用以及高級(jí)圖形處理。兩者之間的高速數(shù)據(jù)通信通過(guò)MPX(Memory Peripheral Exchange)總線以及存儲(chǔ)映射的郵箱(Mailbox)來(lái)進(jìn)行。通過(guò)主頻達(dá)100MHz的MPX總線,STi5514能直接存取ST40GXI上可高達(dá)256MB的DDR SDRAM存儲(chǔ)資源。

1.1 STi5514功能特點(diǎn)及接口

STi5514主要完成MPEG-2視頻、音頻信號(hào)的解壓縮。其內(nèi)部集成了一個(gè)MP@ML標(biāo)準(zhǔn)清晰度的視頻解碼模塊和一個(gè)杜比AC-3/AAC/DTS音頻解碼模塊以及Video Encoder和Audio DAC模塊等。內(nèi)部32位RISC CPU工作主頻為120MHz,在外接V.90的硬件Modem條件下,可以通過(guò)電話線進(jìn)行窄帶交互式應(yīng)用,如進(jìn)行基于電話線回傳的視頻點(diǎn)播、低速I(mǎi)nternet瀏覽等。

與ST公司早先推出的單芯片解碼器STi5512相比,除一般功能接口相同外,其突出特點(diǎn)是:指令和數(shù)據(jù)緩沖都增加了一倍,同時(shí)并發(fā)處理三路TS(Transport Stream)流輸入,支持多種解擾模式(包括DVB、DES、ICM、Fast-I),直接支持杜比AC-3/AAC/DTS音頻解碼,提供ATAPI硬盤(pán)電路接口,并直接支持Ultra-DMA66高速數(shù)據(jù)傳送模式的硬盤(pán)以實(shí)現(xiàn)數(shù)字電視節(jié)目的實(shí)時(shí)錄制,視頻解碼流可以以ITU-R601_656格式數(shù)據(jù)流輸出或者以復(fù)合視頻信號(hào)(CVBS)、分量信號(hào)RGB和YUV等不同模擬模式輸出,支持Teletext解碼輸出,同時(shí)提供對(duì)兩路SIM卡接口,利用擴(kuò)展銀行卡等高級(jí)應(yīng)用。由于STi5514去掉了1394接口,故需外接1394控制器(如STE422等)來(lái)擴(kuò)展基于1394的視頻輸入。

1.2 ST40GX1功能特點(diǎn)和結(jié)構(gòu)

ST40GX1集成了SH-4 32位RISC處理器內(nèi)核,Gamma 2D圖像處理、混合模塊以及其它視頻電路接口邏輯。

ST40GX1是交經(jīng)式應(yīng)用的處理核心,包括系統(tǒng)設(shè)備和外設(shè)兩個(gè)方面。

1.2.1 系統(tǒng)設(shè)備

ST40GX1系統(tǒng)設(shè)備包括中央處理器(CPU)、用于DSP功能的浮點(diǎn)運(yùn)行單元/加乘處理單元(FPU/Mac)、存儲(chǔ)管理單元(MMU)以及DMA控制模塊。

其中,CPU為32位SuperH RISC,2通道超標(biāo)量體系結(jié)構(gòu),主頻166MHz,16位指令定長(zhǎng),Load-Store結(jié)構(gòu),8KB直接指令緩存,16KB直接操作數(shù)緩存,帶有一個(gè)片上乘法器。

存儲(chǔ)器支持4G的存儲(chǔ)空間,支持單塊或多塊虛擬內(nèi)存模式。頁(yè)面大小可以為1KB！、4KB、64KB或1MB。支持4通道全相關(guān)指令I(lǐng)TLB(Instruction Translation Lookaside Buffer)、64通道全相關(guān)指令以及操作數(shù)UTLB。支持軟件控制的更新算法及隨機(jī)計(jì)數(shù)的更新算法。這為32位保護(hù)模式下的操作系統(tǒng)提供了完備的硬件平臺(tái)。

通用DMA控制器支持5個(gè)通道的數(shù)據(jù)傳輸,其中4個(gè)通道可以用于存儲(chǔ)器到存儲(chǔ)器哉存儲(chǔ)器到外設(shè)之間的數(shù)據(jù)傳送,另外一個(gè)通道為帶緩沖的多路復(fù)合通道。支持2D塊的搬動(dòng)以及鏈表操作。兩個(gè)通道的DMA握手信號(hào)和EMI接口信號(hào)被用于MPX總線操作。

圖1 基于STi5514和ST40GX1的系統(tǒng)結(jié)構(gòu)圖

1.2.2 外設(shè)接口模塊

外設(shè)接口模塊包括通用接口模塊和視頻專(zhuān)用接口模塊。

通用接口模塊包括兩個(gè)的ST40系列處理器兼容的全雙工異步串行通信端口、中斷控制器、符合IEEE1149規(guī)范的調(diào)試控制器、實(shí)時(shí)時(shí)鐘、4個(gè)用戶(hù)可編程的PLL、24位輸入輸出方向可配置的并行I/O口,兩個(gè)符合v1.1規(guī)范的USB主控制器和收發(fā)器、Modem模擬前端接口MA

FE、兩上可配置為支持I2C或SPI總線接口標(biāo)準(zhǔn)的同步串行控制器(SSC0,SSC1)、Teletext輸入接口、兩個(gè)使用異步協(xié)議的SmartCard接口、用于和外部微處理器通信的存儲(chǔ)映射郵箱(Mailbox),符合PCI2.1規(guī)范的PCI接口控制器、兩路音頻PCm輸入接口和一路PCM輸出接口等。 視頻專(zhuān)用接口以及處理模塊包括字視頻輸入端口和2D圖像處理器。

兩個(gè)CCIR601-656視頻輸入端口(DVP0,DVP1)可以同時(shí)輸入YCbCr 4:2:2格式的視頻數(shù)據(jù),并將其裝入局部存儲(chǔ)器。對(duì)沒(méi)有內(nèi)嵌同步信號(hào)的視頻還根據(jù)SAV/EAV協(xié)議提供了外同步信號(hào)支持,用戶(hù)可以從輸入的視頻圖像中設(shè)定視頻捕獲窗口以及活動(dòng)窗口的子窗口。數(shù)字編碼器(DENC)將數(shù)字視頻流轉(zhuǎn)換為標(biāo)準(zhǔn)的模擬基帶PAL/SECAM/NTSC信號(hào)以及RGB和YUV模擬分量信號(hào)。如果在LMI上使用32位的DRAM,則可以獲得RGB24位的數(shù)字視頻流。

2D圖像處理器(或圖像塊傳送引擎)擁有兩個(gè)2D DMA圖像數(shù)據(jù)輸入源,可完成一整套強(qiáng)大處理操作。除了完成普通2D圖形加速功能外,還可完成不同圖形格式(RGB/YUV等)之間的轉(zhuǎn)換,其中包括塊填充、塊拷貝、異步復(fù)合、色彩變換以及2D縮放處理等功能。

2 基于STi5514和ST40GX1的系統(tǒng)構(gòu)成

根據(jù)STi5514和ST40GX1的功能特點(diǎn)提出的系統(tǒng)總體結(jié)構(gòu)方案如圖1所示。

2.1 前端解碼部分

由于STi5514內(nèi)置三路TS流解擾通道,故采用雙路的Turner+STV0297QAM解碼器同時(shí)解調(diào)兩個(gè)頻道的基件解擾、控制處理以及解碼能力,可以實(shí)現(xiàn)畫(huà)中畫(huà)功能。其中Turner可以采用MicroTune的MT2040單芯片調(diào)諧器以節(jié)省空間和成本。此外,通過(guò)外接STE422,對(duì)IEEE1394接口輸入提供支持。

2.2 后端解碼部分

后端解碼由STi5514完成。STi5514通過(guò)外接8MB共享的SDRAM完成在信道解調(diào)、解復(fù)用以及解碼過(guò)程中所需要的存儲(chǔ)資源,STi5514通過(guò)MPX總線共享位于ST40GX1 EMI接口上的16MB FLASH。通過(guò)ATA接口外接硬盤(pán)存儲(chǔ)器以擴(kuò)展VCR應(yīng)用。STi5514解碼后的符合ITU-R601_656標(biāo)準(zhǔn)的視頻數(shù)據(jù)通過(guò)視頻輸出端口直接輸入到ST40GX1的兩路視頻輸入端口中的DVP0。STi5514向ST40GX1發(fā)送27MHz的像素時(shí)鐘以及同步信號(hào),以確保STi5514視頻數(shù)據(jù)正確接收。

2.3 圖形處理及便于交互式應(yīng)用的網(wǎng)絡(luò)接口

交互式應(yīng)用硬件實(shí)現(xiàn)部分由ST40GX1以及相應(yīng)的網(wǎng)絡(luò)接口完成。

2.3.1 ST40GX1二維圖形處理

ST40GX1接收來(lái)自STi5514輸入的解碼視頻流,并經(jīng)過(guò)插值、色彩空間坐標(biāo)變換后,與網(wǎng)頁(yè)瀏覽等其它視頻流進(jìn)行透明度處理(Alpha blending)、飽和度處理(Gamma Processing)等復(fù)合處理,形成統(tǒng)一的視頻幀緩存數(shù)據(jù),并通過(guò)內(nèi)部的DENC將其編碼為模擬電視能接收處理的復(fù)合視頻信號(hào)CVBS、SVideo或分量信號(hào)RGB、YUV等輸出。

由于ST40GX1只支持3.3V的PCI接口,可通過(guò)Intel的SB21150BC擴(kuò)展3.3V或5V的PCI插槽;在需要3D圖像處理的情況下,可以外插PCI 3D圖形加速卡來(lái)實(shí)現(xiàn)。

2.3.2 網(wǎng)絡(luò)接口

考慮到網(wǎng)絡(luò)接口的寬帶接入方式需求,利用ST40GX1對(duì)外部提供的PCI總線接口,集成Cable Modem、Ethernet等高速接口。

2.3.2.1Cable Modem

選擇符合Docsis1.1/Euro-docsis1.1規(guī)范的Cable Modem前端單芯片接口芯片STV0396作為Cable Modem解決方案,這一部分既可以作為一個(gè)獨(dú)立的PCI卡來(lái)設(shè)計(jì),也可以將其直接嵌入母板上。STV0396是一個(gè)高度集成的調(diào)制解調(diào)系統(tǒng),包括支持上行和下行符合DOCSIS1.1規(guī)范的物理層規(guī)范接口,媒體接入控制(MAC)以及功能強(qiáng)大的32位ST20 RISC處理器、PCI、EMI/MPX等與ST40GX1相兼容的外部接口。STV0396采用316管腳的BGA封裝,除需外接雙向調(diào)諧器外,還需要添加下行方向的聲表面波濾波器(SAW)、上行方向的線路放大器以及的時(shí)鐘等,才能實(shí)現(xiàn)與線纜頭端設(shè)備(CMTS)之間的通信連接。其典型接口電路如圖2所示。

2.3.2.2 以太網(wǎng)接口

選擇基于RTL8139C的3.3V以太網(wǎng)芯片組作為接口芯片,主要考慮到該芯片具有高度集成、在嵌入式系統(tǒng)中使用廣泛以及10/100M自適應(yīng)特性、自帶PCI接口、在類(lèi)Linux操作系統(tǒng)下驅(qū)動(dòng)程序容量找到等優(yōu)點(diǎn)。RTL8139采用128管腳的QPF/LQPF封裝,并通過(guò)PCI總線接口與ST40GX1相連接。

2.3.2.3 V.90軟件Modem的支持

對(duì)V.90軟件Modem的支持,直接利用ST40GX1的Modem前端接口MAFE來(lái)完成。不使用硬件Modem是考慮到充分利用ST40GX1的運(yùn)算處理能力以降低成本。

2.4 啟動(dòng)及通訊

ST40GX1與STi5514通過(guò)配置各自MPX總線接口的主/從(Initiator/target)方式來(lái)決定系統(tǒng)的啟動(dòng)順序。在這里,由于系統(tǒng)啟動(dòng)代碼位于ST40GX1的局部FLASH中,故將ST40GX1配置為主(Initiator),將STi5514配置為從(target)。具體的啟動(dòng)順序?yàn)?ST40GX1首先控制MPX總線并且先啟動(dòng),在啟動(dòng)期間阻止STi5514使用MPX總線,直到其完成從Flash里面讀取啟動(dòng)代碼和初始化為止。接著ST40GX1利用MPX總線拷貝STi5514的啟動(dòng)程序以及應(yīng)用程序代碼到自己的LMI DDR內(nèi)存中。拷貝完成后,ST40GX1釋放并允許STi5514控制MPX總線,STi5514從ST40GX1的DDR SDRAM中拷貝自己的啟動(dòng)程序及應(yīng)用程序代碼。借鑒這一點(diǎn),通過(guò)MPX總線可以實(shí)現(xiàn)多CPU之間的存儲(chǔ)共享。

STi5514通過(guò)MPX總線可以訪問(wèn)ST40GX1上的Mailbox寄存器。Mailbox被固定映射于ST40GX1存儲(chǔ)空間的基地址0x1B150000處,該寄存器對(duì)兩個(gè)CPU都能產(chǎn)生中斷信號(hào)。通過(guò)Mailbox寄存器,ST40GX1與STi5514能實(shí)現(xiàn)進(jìn)程同步、信息傳遞等進(jìn)程間通信。

本文較為詳細(xì)地介紹了基于ST40GX1和STi5514的高性能網(wǎng)絡(luò)交互式數(shù)字電視機(jī)頂盒的系統(tǒng)構(gòu)成及實(shí)現(xiàn)。雖然低端的基本付費(fèi)/免費(fèi)數(shù)字電視機(jī)頂盒會(huì)在很長(zhǎng)時(shí)間內(nèi)成為消費(fèi)者的選擇,但隨著用戶(hù)對(duì)功能需求的增加以及有線運(yùn)營(yíng)商服務(wù)內(nèi)容的豐富,為用戶(hù)提供此類(lèi)高端應(yīng)用的數(shù)字電視機(jī)頂盒也會(huì)得到日益廣泛的應(yīng)用。

硬件設(shè)計(jì)論文:基于PCI總線加密卡硬件設(shè)計(jì)

摘要：介紹基于PCI總線加密卡的硬件組成部分。該加密卡汲取了現(xiàn)代先進(jìn)的加密思想，實(shí)現(xiàn)了高強(qiáng)度加密功能。 關(guān)鍵詞：加密卡 PCI總線 PCI9052 ISP 單片機(jī)

加密是對(duì)軟件進(jìn)行保護(hù)的一種有效手段。從加密技術(shù)的發(fā)展歷程及發(fā)展趨勢(shì)來(lái)看，加密可大體劃分為軟加密和硬加密兩種。硬加密的典型產(chǎn)品是使用并口的軟件狗，它的缺點(diǎn)是端口地址固定，容易被邏輯分析儀或仿真軟件跟蹤，并且還占用了有限的并口資源。筆者設(shè)計(jì)的基于PCI總線的加密卡具有以下幾個(gè)優(yōu)點(diǎn)：及時(shí)，PCI總線是當(dāng)今計(jì)算機(jī)使用的主流標(biāo)準(zhǔn)總線，具有豐富的硬件資源，因此不易受資源環(huán)境限制；第二，PCI設(shè)備配置空間采用自動(dòng)配置方式，反跟蹤能力強(qiáng)；第三，在PCI擴(kuò)展卡上易于實(shí)現(xiàn)先進(jìn)的加密算法。

1 總體設(shè)計(jì)方案

基于PCI總線的加密卡插在計(jì)算機(jī)的PCI總線插槽上（5V 32Bit連接器），主處理器通過(guò)與加密卡通信，獲取密鑰及其它數(shù)據(jù)。加密卡的工作過(guò)程和工作原理是：系統(tǒng)動(dòng)態(tài)分配給加密卡4字節(jié)I／O空間，被加密軟件通過(guò)驅(qū)動(dòng)程序訪問(wèn)該I／O空間；加密卡收到訪問(wèn)命令后，通過(guò)PCI專(zhuān)用接口芯片，把PCI總線訪問(wèn)時(shí)序轉(zhuǎn)化為本地總線訪問(wèn)時(shí)序；本地總線信號(hào)經(jīng)過(guò)轉(zhuǎn)換處理后，與單片機(jī)相連，按約定的通信協(xié)議與單片機(jī)通信。上述過(guò)程實(shí)現(xiàn)了主處理器對(duì)加密卡的訪問(wèn)操作。

圖1 硬件總體設(shè)計(jì)方案

下面以主處理器對(duì)加密卡進(jìn)行寫(xiě)操作為例，闡述具體的實(shí)現(xiàn)方法。加密卡采用PLX公司的PCI9052作為PCI總線周期與本地總線周期進(jìn)行轉(zhuǎn)換的接口芯片。PCI9052作為PCI總線從設(shè)備，又充當(dāng)了本地總線主設(shè)備，對(duì)其配置可通過(guò)EEPROM 93LC46B實(shí)現(xiàn)。主處理器對(duì)加密卡進(jìn)行寫(xiě)操作，PCI9052把PCI總線時(shí)序轉(zhuǎn)化為8位本地?cái)?shù)據(jù)總線寫(xiě)操作。這8位本地?cái)?shù)據(jù)總線通過(guò)Lattice公司的ispLSI2064與單片機(jī)AT89C51的P0口相連，2064完成PCI9052本地總線與AT89C51之間的數(shù)據(jù)傳輸、握手信號(hào)轉(zhuǎn)換控制等功能。2064對(duì)8位本地?cái)?shù)據(jù)總線寫(xiě)操作進(jìn)行處理，產(chǎn)生中斷信號(hào)。該中斷信號(hào)與AT89C51的INT0＃相連，使AT89C51產(chǎn)生中斷。AT89C51產(chǎn)生中斷后，檢測(cè)與其P2口相連的本地讀寫(xiě)信號(hào)WR＃、RD＃、LW／R＃。當(dāng)WR＃為低電平、LW／R＃為高電平時(shí)，AT89C51判斷目前的操作是否為寫(xiě)操作。確認(rèn)是寫(xiě)操作后，AT89C51把P0口上的8位數(shù)據(jù)取下來(lái)，然后用RDY51＃（經(jīng)2064轉(zhuǎn)換后）通知PCI9052的LRDYi＃，表明自己已經(jīng)把當(dāng)前的8位數(shù)據(jù)取走，可以繼續(xù)下面的工作。PCI9052收到LRDYi＃有效后，結(jié)束當(dāng)前的8位數(shù)據(jù)寫(xiě)操作。PCI總線的一次32位數(shù)據(jù)寫(xiě)操作，PCI9052本地總線需要四次8位數(shù)據(jù)寫(xiě)操作，通過(guò)字節(jié)使能LBE1＃、LBE0＃區(qū)分當(dāng)前的8位數(shù)據(jù)是第幾個(gè)字節(jié)有效。

加密卡硬件總體設(shè)計(jì)方案如圖1所示。

2 硬件各組成部分說(shuō)明

2．1 PCI9052部分

PCI9052是PCI總線專(zhuān)用接口芯片，采用CMOS工藝，160引腳PQFP封裝，符合PCI總線標(biāo)準(zhǔn)2．1版。其總線接口信號(hào)與PCI總線信號(hào)位置對(duì)應(yīng)，因此可直接相連，易于PCB實(shí)現(xiàn)。PCI9052的較大數(shù)據(jù)傳輸速率可達(dá)132MB／s；本地時(shí)鐘較高可至40MHz，且無(wú)需與PCI時(shí)鐘同步；可通過(guò)兩個(gè)本地中斷輸入或軟件設(shè)置產(chǎn)生PCI中斷。它支持三種本地總線工作模式，實(shí)際設(shè)計(jì)采用地址和數(shù)據(jù)線非復(fù)用、8位本地?cái)?shù)據(jù)總線、非ISA模式。

PCI9052內(nèi)部有一個(gè)64字節(jié)PCI配置空間，一個(gè)84字節(jié)本地配置寄存器組。對(duì)PCI9052的配置可由主機(jī)或符合3線協(xié)議的串行EEPROM完成（注：ISA模式必須由串行EEPROM完成配置）。實(shí)際設(shè)計(jì)采用Microchip公司的93LC46B存放配置信息。系統(tǒng)初始化時(shí)，自動(dòng)將配置信息裝入PCI9052，約需780μs。如果EEPROM不存在或檢測(cè)到空設(shè)備，則PCI9052設(shè)置為默認(rèn)值。

在設(shè)計(jì)中，EEPROM用到的配置項(xiàng)目有：設(shè)備ID：9050；廠商ID：10B5；分類(lèi)代碼：0780；子系統(tǒng)ID：9050；子系統(tǒng)廠商ID：10B5；支持INTA＃中斷，PCI 3C：0100；分配4字節(jié)本地I／O空間：（例LAS0RR）0FFFFFFD；其它本地地址空間未使用：00000000；4字節(jié)本地I／O空間基地址（模4對(duì)齊）：（LAS0BA）01200001（僅為示例）；4字節(jié)本地I／O空間描述符：（LAS0BRD）00000022（非猝發(fā)、LRDYi＃輸入使能、BTERM＃輸入不使能、不預(yù)取、各內(nèi)部等待狀態(tài)數(shù)均為0、8位本地?cái)?shù)據(jù)總線寬度、小Endian模式）；中斷控制／狀態(tài)，Local 4C：00000143（LINTi1使能、LINTi1邊沿觸發(fā)中斷選擇使能、LINTi2不使能、PCI中斷使能、非軟件中斷、ISA接口模式不使能）；User I／O、從設(shè)備應(yīng)答、串行EEPROM、初始化控制，Local 50：00024492。有兩點(diǎn)要注意：一是設(shè)計(jì)中采用PLX公司推薦使用的串行EEPROM 93LC46B按字（16 bit）為單位組織；二是EEPROM開(kāi)發(fā)器編輯輸入與手工書(shū)寫(xiě)的順序?qū)?yīng)關(guān)系，以廠商ID：10B5為例，在開(kāi)發(fā)器編輯輸入的是b510，而不是10B5。

PCI9052本地信號(hào)的含義是：LAD[7．．0]：本地8位數(shù)據(jù)總線；WR＃：寫(xiě)有效；RD＃：讀有效；LW／R＃：數(shù)據(jù)傳輸方向，高電平為寫(xiě)操作，低電平為讀操作；LBE1＃和LBE0＃：字節(jié)使能，表明當(dāng)前LAD[7．．0]上的數(shù)據(jù)是第幾個(gè)字節(jié)（0到3）；BLAST＃：PCI9052寫(xiě)數(shù)據(jù)準(zhǔn)備好或讀數(shù)據(jù)已取走；LRDYi＃：外部設(shè)備（此設(shè)計(jì)指單片機(jī)）已把PCI9052寫(xiě)操作數(shù)據(jù)取走或讀操作數(shù)據(jù)準(zhǔn)備好；LINTi1：外部設(shè)備通過(guò)LINTi1向主機(jī)發(fā)送INTA＃中斷，當(dāng)單片機(jī)驗(yàn)證密鑰正確，向主處理器發(fā)送請(qǐng)求，表明可以開(kāi)始從中讀取相關(guān)數(shù)據(jù)。

需注意的是，PCI9052在使用時(shí)，某些引腳要加阻值為1kΩ～10kΩ的下拉或上拉電阻。因此在實(shí)現(xiàn)時(shí)，給MODE、LHOLD、LINTi1引腳加下拉電阻，CHRDY、EEDO、LRDYi＃引腳加上拉電阻。

圖2 PCI9052本地寫(xiě)時(shí)序

以主處理器向單片機(jī)寫(xiě)數(shù)據(jù)為例，圖2給出了PCI9052的本地寫(xiě)時(shí)序。

2．2 ispLSI2064部分

為降低數(shù)據(jù)被解析的風(fēng)險(xiǎn)，應(yīng)盡量減少使用分離元件。因此在設(shè)計(jì)中選用了Lattice公司的CPLD ispLSI2064。該芯片采用EECMOS技術(shù)，100引腳TQFP封裝，擁有2000個(gè)PLD門(mén)，64個(gè)I／O引腳另加4個(gè)專(zhuān)用輸入，64個(gè)寄存器，3個(gè)全局時(shí)鐘，TTL兼容的輸入輸出信號(hào)。2064具有在系統(tǒng)可編程ISP（In－System Programmable）功能，可方便實(shí)現(xiàn)硬件重構(gòu)，易于升級(jí)，降低了設(shè)計(jì)風(fēng)險(xiǎn)，并且安全性能高。PCI9052與單片機(jī)之間的8位數(shù)據(jù)線進(jìn)行雙向數(shù)據(jù)傳輸，不能簡(jiǎn)單地直接相連，需要進(jìn)行傳輸方向控制和數(shù)據(jù)隔離

。故用2064作為PCI9052本地信號(hào)與單片機(jī)信號(hào)進(jìn)行信號(hào)傳遞的接口，圖3給出了8位數(shù)據(jù)信號(hào)雙向傳輸?shù)脑韴D。2064的開(kāi)發(fā)軟件ispDesignExpert 8．2版支持VHDL、Verilog HDL、Abel等語(yǔ)言及原理圖輸入，且通過(guò)專(zhuān)用下載電纜可把最終生成的JEDEC文件寫(xiě)入2064，實(shí)現(xiàn)編程。在設(shè)計(jì)時(shí)采用了原理圖輸入的方法。原理圖中用到的BI18的功能描述為：當(dāng)OE＝1時(shí)，XB為輸出，A為輸入，即XB＝A；當(dāng)OE＝0時(shí)，XB為輸入，Z為輸出，即Z＝XB。FD28的功能描述為：8位D觸發(fā)器（帶異步清除）。結(jié)合PCI9052本地讀寫(xiě)時(shí)序，可以分析得出，在進(jìn)行讀寫(xiě)操作時(shí)，圖3實(shí)現(xiàn)了LAD[7．．0]與D[7．．0]之間正常的數(shù)據(jù)傳輸；在非讀寫(xiě)時(shí)，雙方數(shù)據(jù)處于正常隔離狀態(tài)。

2．3 單片機(jī)AT89C51部分

單片機(jī)采用ATMEL公司的AT89C51。這是一個(gè)8位微處理器，采用CMOS工藝，40引腳DIP封裝。它含有4K字節(jié)Flash和128字節(jié)RAM，且自身具有加密保護(hù)功能。單片機(jī)不進(jìn)行外部存儲(chǔ)器和RAM的擴(kuò)展，程序存儲(chǔ)和運(yùn)行均在片內(nèi)完成，有效地保障了加密強(qiáng)度。

圖3 LAD[7..0]與D[7..0]之間的數(shù)據(jù)傳輸

單片機(jī)的P0口接圖3的D[7．．0]，并加10kΩ的上拉排阻。WR＃、RD＃、W／R＃、BE1＃、BE0＃作為單片機(jī)輸入信號(hào)接P2口。PCI9052寫(xiě)數(shù)據(jù)準(zhǔn)備好或讀數(shù)據(jù)已取走信號(hào)REQ9052＃作為單片機(jī)輸入信號(hào)接P3．2（INT0＃);寫(xiě)數(shù)據(jù)單片機(jī)已取走或讀數(shù)據(jù)單片機(jī)準(zhǔn)備好信號(hào)RDY51＃作為單片機(jī)輸出信號(hào)接P1．0;接P1．1的OVER51＃作為單片機(jī)輸出信號(hào)，經(jīng)2064接PCI9052的LINTi1，通過(guò)LINTi1向主機(jī)發(fā)送INTA＃中斷請(qǐng)求。

基于PCI總線的加密卡，依照PCI總線標(biāo)準(zhǔn)2．1版，通過(guò)動(dòng)態(tài)分配4字節(jié)I／O空間，實(shí)現(xiàn)主處理器與卡上單片機(jī)之間的握手通信。被加密軟件通過(guò)訪問(wèn)加密卡，獲取軟件正常執(zhí)行的相關(guān)權(quán)限。在加密卡不存在的情況下，被加密軟件因得不到相關(guān)授權(quán)而無(wú)法運(yùn)行，從而實(shí)現(xiàn)了加密功能。在單片機(jī)的存儲(chǔ)器里，除了存放密鑰之外，設(shè)計(jì)者還可以把被加密軟件的部分程序、算法或常數(shù)寫(xiě)入單片機(jī)的存儲(chǔ)器，在加密卡不存在的情況下，被加密軟件的功能是不完整的，從根本上防止了軟件破解。

硬件設(shè)計(jì)論文:VoIP語(yǔ)音卡在路由器中的應(yīng)用及硬件設(shè)計(jì)

摘要：介紹了VoIP語(yǔ)音卡在路由器中的應(yīng)用，詳細(xì)描述了一款應(yīng)用于路由器的語(yǔ)音卡的硬件結(jié)構(gòu)及其工作方式。 關(guān)鍵詞：VoIP PCI FXS 路由器 語(yǔ)音壓縮

1 VoIP在路由器中的應(yīng)用

近年來(lái)，VoIP（Voice over Internet Protocol）給通信市場(chǎng)帶來(lái)了強(qiáng)大的沖擊。IP語(yǔ)音業(yè)務(wù)推出后，由于其在通話費(fèi)用上比傳統(tǒng)電話具有突出的優(yōu)勢(shì)，因而受到了廣泛歡迎。VoIP技術(shù)在路由器中應(yīng)用，可以大大節(jié)省有多個(gè)部門(mén)在不同地方辦公的企業(yè)或機(jī)構(gòu)的電話費(fèi)用。圖1為一個(gè)VoIP路由器在公安分局與派出所間應(yīng)用的方案。

派出所網(wǎng)點(diǎn)的路由器DCR－2501V和DCR－2509V使用FR（幀中繼）或DDN線路同分局的DCR－3660實(shí)現(xiàn)互連，各網(wǎng)點(diǎn)的計(jì)算機(jī)可通過(guò)路由器連接分局的局域網(wǎng)或Internet，實(shí)現(xiàn)數(shù)據(jù)通信；同時(shí)，DCR－2501V或DCR－2509V通過(guò)FXS語(yǔ)音端口連接普通電話機(jī)，分局路由器通過(guò)E＆M接口和PBX連接，這樣既可以實(shí)現(xiàn)內(nèi)部各部門(mén)間的數(shù)據(jù)通信，同時(shí)還可進(jìn)行零費(fèi)用的語(yǔ)音通話。

VoIP在費(fèi)用上呈現(xiàn)巨大優(yōu)勢(shì)的原因在于其利用了計(jì)算機(jī)通訊的分組化、數(shù)字化傳輸技術(shù)，先對(duì)語(yǔ)音數(shù)據(jù)按照一定的語(yǔ)音壓縮標(biāo)準(zhǔn)進(jìn)行壓縮編碼處理，然后把這些數(shù)據(jù)按IP相關(guān)協(xié)議打包，再將數(shù)據(jù)包通過(guò)IP網(wǎng)絡(luò)傳輸?shù)浇邮斩耍邮斩藢⑦@些以不同順序到達(dá)的數(shù)據(jù)包按其本身順序串起來(lái)，并經(jīng)過(guò)解碼解壓恢復(fù)出原來(lái)的語(yǔ)音信號(hào)。與傳統(tǒng)的語(yǔ)音業(yè)務(wù)相比，VoIP在時(shí)間延遲、話音質(zhì)量等方面存在缺陷。可以采用一些先進(jìn)的協(xié)議如資源預(yù)留協(xié)議（RSVP）和不同類(lèi)型服務(wù)（Diffserv）等方案來(lái)盡可能的優(yōu)化語(yǔ)音數(shù)據(jù)包的傳輸，以減少傳輸延遲和擁塞。

目前，VoIP的標(biāo)準(zhǔn)主要有國(guó)際電信聯(lián)盟技術(shù)部（ITU－T）建議的H．323系統(tǒng)和IETF建議的會(huì)話發(fā)起協(xié)議（Session Initiation Protocol，SIP）系統(tǒng)兩種。前者主要在電信網(wǎng)絡(luò)上實(shí)現(xiàn)多媒體業(yè)務(wù)制訂，技術(shù)已趨成熟。后者基于動(dòng)態(tài)的Internet模式建網(wǎng)，是基于軟交換技術(shù)的面向網(wǎng)絡(luò)會(huì)議和電話的簡(jiǎn)單信令協(xié)議。在我國(guó)，主要選用H．323技術(shù)標(biāo)準(zhǔn)來(lái)實(shí)現(xiàn)VoIP，在H．323系列標(biāo)準(zhǔn)中，音頻壓縮編碼標(biāo)準(zhǔn)有G．711、G．722、G．723和G729等。

本文將介紹一種已經(jīng)應(yīng)用于路由器產(chǎn)品中的VoIP語(yǔ)音卡的硬件設(shè)計(jì)和工作原理。

2 VoIP語(yǔ)音卡硬件結(jié)構(gòu)

該語(yǔ)音卡基于AudioCodes公司的VoPP（Voice Over Packet Processor，即語(yǔ)音包處理器）AC48302設(shè)計(jì)，采用PCI接口界面，可提供兩個(gè)FXS（Foreign Exchange Station）語(yǔ)音／傳真接口，可以方便靈活地應(yīng)用于本公司開(kāi)發(fā)的系列路由器中，實(shí)現(xiàn)VoIP功能。其硬件結(jié)構(gòu)框圖如圖2所示，以下介紹各部分硬件的原理和作用。

2．1 PCI接口

路由器主板與語(yǔ)音卡之間通過(guò)PCI總線連接，便于通用。采用了PCI接口芯片PLX9030實(shí)現(xiàn)語(yǔ)音卡本地總線（HPI）與PCI總線之間的轉(zhuǎn)換。由于語(yǔ)音卡上數(shù)據(jù)流量不大，不需要利用如DMA方式主動(dòng)向路由器主板上的Memory空間傳遞數(shù)據(jù)。因此，語(yǔ)音卡工作于PCI的從模式方式，AC48302通過(guò)中斷方式接收或發(fā)送語(yǔ)音數(shù)據(jù)，PCI總線的數(shù)據(jù)寬度和速度為32位／33MHz。

2．2 CPLD部分

AC48302采用8位并行的主處理器接口HPI與外部CPU（即路由器CPU）進(jìn)行數(shù)據(jù)交換。在本設(shè)計(jì)中，HPI接口與PLX9030的本地總線接口時(shí)序稍有差別，經(jīng)過(guò)CPLD進(jìn)行調(diào)整。另外，路由器CPU還可通過(guò)CPLD控制CODEC和SLIC芯片。

2．3 AC48302芯片

AC48302是AudioCodes公司推出的一款低功耗、低價(jià)格的雙通道語(yǔ)音包處理器，其內(nèi)部集成了一個(gè)DSP內(nèi)核。該芯片的主要特性如下：

·支持兩個(gè)通道的語(yǔ)音壓縮編碼，語(yǔ)音壓縮標(biāo)準(zhǔn)包括G．729A、G．723．1、G．727、G．726、G．711。

·兼容T．38或FRF．11傳真中繼（2．4～14．4kbps）。

·呼叫ID產(chǎn)生和檢測(cè)，呼叫進(jìn)程和用戶(hù)定義語(yǔ)音的檢測(cè)和產(chǎn)生。

·兼容G．168的25ms回聲消除。

·高性能的有效語(yǔ)音檢測(cè)（VAD）和舒適噪聲產(chǎn)生（CNG）。

·DTMF檢測(cè)和產(chǎn)生。

·A律／μ律可選的Codec接口，具有輸入輸出增益控制。

·PCM Highway接口。

·并行的主處理器接口（HPI）。

AC48302各部分硬件接口如圖3所示。

圖4 AC48302 HPI存儲(chǔ)器的映射關(guān)系

2．3．1 語(yǔ)音接口（Voice Interface）

語(yǔ)音接口提供未壓縮的語(yǔ)音、傳真數(shù)據(jù)的輸入輸出通道。語(yǔ)音接口對(duì)外提供四根信號(hào)線構(gòu)成PCM總線，直接連接外部CODEC芯片的PCM Highway。這四根信號(hào)線為PCMIN、PCMOUT、PCMCLK、PCMFS。PCMIN輸入從CODEC送來(lái)的PCM信號(hào)，AC48302內(nèi)部的DSP按照相應(yīng)標(biāo)準(zhǔn)（如G．729）壓縮后從HPI給路由器CPU轉(zhuǎn)發(fā)。PCMOUT則相反，AC48302將路由器CPU送來(lái)的語(yǔ)音數(shù)據(jù)按照合適的標(biāo)準(zhǔn)解壓縮，然后從PCMOUT口送到外部CODEC，CODEC經(jīng)過(guò)數(shù)／模轉(zhuǎn)換后恢復(fù)成語(yǔ)音信號(hào)?熏通過(guò)用戶(hù)接口送給用戶(hù)端。PCMCLK提供2．048MHz的比特同步時(shí)鐘，而PCMFS提供8kHz的幀同步時(shí)鐘。

2．3．2 HPI接口

在本設(shè)計(jì)中，路由器CPU與AC48302通過(guò)HPI口進(jìn)行通信。路由器CPU和DSP通過(guò)AC48302的片內(nèi)共享的雙口存儲(chǔ)器實(shí)現(xiàn)數(shù)據(jù)交互。片內(nèi)共享存儲(chǔ)器的映射關(guān)系見(jiàn)圖4。

HPI接口包括1根8位數(shù)據(jù)總線和幾根控制總線。路由器CPU通過(guò)三個(gè)寄存器（HPIC、HPIA和HPID）控制AC48302及訪問(wèn)片內(nèi)存儲(chǔ)空間。HPIC為控制寄存器，用來(lái)選擇AC48302的高低字節(jié)順序、產(chǎn)生和接收中斷。HPIA為地址寄存器，用來(lái)尋址片內(nèi)的2K存儲(chǔ)空間。HPID為數(shù)據(jù)寄存器，用來(lái)緩存每次讀寫(xiě)的兩個(gè)字

節(jié)數(shù)據(jù)，外部CPU可以單個(gè)Word或塊數(shù)據(jù)方式訪問(wèn)HPID，當(dāng)以塊數(shù)據(jù)方式訪問(wèn)時(shí)，HPIA寄存器自動(dòng)累加，這樣可以減少外部CPU寫(xiě)HPIA寄存器的開(kāi)銷(xiāo)。AC48302的內(nèi)部寄存器和存儲(chǔ)器為16位寬度，因此外部CPU每次訪問(wèn)AC48302必須以?xún)蓚€(gè)字節(jié)為基本單位，信號(hào)線HI／LO用來(lái)選擇高低字節(jié)，信號(hào)HRS1、HRS0指示當(dāng)前訪問(wèn)的是哪個(gè)寄存器。除了以上兩個(gè)重要的接口外，AC48302內(nèi)部還包含一個(gè)PCM時(shí)鐘發(fā)生器、一個(gè)用于測(cè)試的JTAG接口以及一個(gè)用于訪問(wèn)外部SRAM及處理信道輔助信令的Memory＆I／O接口。

2．4 CODEC接口芯片

CODEC芯片負(fù)責(zé)對(duì)DSP解壓縮后送來(lái)的PCM數(shù)據(jù)進(jìn)行解碼，并將濾波后的模擬語(yǔ)音信號(hào)送到用戶(hù)線接口芯片SLIC，SLIC對(duì)其進(jìn)行2－4線轉(zhuǎn)換后送給用戶(hù)端；同時(shí)，CODEC還負(fù)責(zé)將SLIC送來(lái)的模擬語(yǔ)音信號(hào)進(jìn)行PCM編碼，然后送到DSP芯片進(jìn)行壓縮處理。

本設(shè)計(jì)中，CODEC芯片采用IDT公司的4通道PCM編解碼芯片IDT821034。該芯片具有可編程增益設(shè)置、主時(shí)鐘可選（2．048MHz、4．096MHz和8．192MHz）、較大可支持128個(gè)可編程時(shí)隙、A律／μ律可選、內(nèi)置數(shù)字濾波器、串行控制接口、低功耗等特點(diǎn)。本設(shè)計(jì)中選用主時(shí)鐘為2．048MHz（E1幀模式），可劃分為32個(gè)相等的時(shí)隙（Slot0～Slot31），4個(gè)通道的接收和發(fā)送時(shí)隙可通過(guò)向串行控制口寫(xiě)入控制字進(jìn)行動(dòng)態(tài)選擇。各時(shí)隙的位置都以8kHz的幀同步時(shí)鐘信號(hào)為參考，在IDT821034中，時(shí)隙0相對(duì)幀同步脈沖的位置有延遲模式和非延遲模式（圖6即為非延遲模式）。

PCM主時(shí)鐘（BCLK）、幀同步時(shí)鐘（FS）、接收數(shù)據(jù)（DR）和發(fā)送數(shù)據(jù)（DX）一起構(gòu)成PCM Highway信號(hào)，與AC48302進(jìn)行連接。BCLK與FS分別對(duì)應(yīng)AC48302的PCMCLK和PCMFS，這兩個(gè)時(shí)鐘信號(hào)都由AC48302 產(chǎn)生；DR和DX分別對(duì)應(yīng)AC48302的PCMOUT和PCMIN。PCM Highway信號(hào)時(shí)序以及時(shí)隙與幀同步信號(hào)的關(guān)系分別如圖5、圖6所示。為了CODEC與DSP芯片間正確收發(fā)數(shù)據(jù)，一般選擇CODEC芯片在BCLK的上升沿發(fā)送數(shù)據(jù)DX，下降沿采樣數(shù)據(jù)DR，而在另一端的AC48302，則在時(shí)鐘下降沿采樣PCMIN，上升沿發(fā)送PCMOUT。

2．5 用戶(hù)線接口（SLIC）芯片

設(shè)計(jì)中為了使語(yǔ)音卡能夠提供FXS接口功能，采用了愛(ài)立信公司的新型SLIC芯片PBL83710連接用戶(hù)接口。在該芯片內(nèi)部能夠產(chǎn)生高電壓鈴流信號(hào)及提供自動(dòng)電池饋電切換，具有環(huán)流振鈴和地鍵檢測(cè)功能及2－4線轉(zhuǎn)換功能。該芯片將許多傳統(tǒng)的振鈴繼電器、鈴流發(fā)生器等器件集成在一個(gè)片內(nèi)，節(jié)省了印制板空間和成本。

3 VoIP語(yǔ)音卡硬件驅(qū)動(dòng)流程

硬件驅(qū)動(dòng)程序主要完成以下功能：

（1）初始化PLX9030芯片，配置相關(guān)寄存器，選擇本地總線工作方式。

（2）初始化AC48302芯片，啟動(dòng)AC48302內(nèi)部的DSP內(nèi)核到正常工作狀態(tài)。AC48302的啟動(dòng)步驟按順序分為以下幾步：核代碼（Kernel）下載；程序代碼（Program）下載；初始化模式；啟動(dòng)運(yùn)行。

（3）驅(qū)動(dòng)語(yǔ)音卡的正常操作。接收處理摘掛機(jī)中斷，將SLIC置于正確狀態(tài)；配置CODEC芯片的各通道收發(fā)數(shù)據(jù)時(shí)隙以及CODEC芯片的增益控制；接收處理AC48302數(shù)據(jù)包處理中斷，AC48302每處理完一個(gè)語(yǔ)音數(shù)據(jù)包就通過(guò)中斷方式通知路由器CPU讀取當(dāng)前Buffer中的數(shù)據(jù)或向Buffer寫(xiě)入下一個(gè)數(shù)據(jù)包。

本文采用的是FXS接口，只要對(duì)CODEC后面部分電路稍加改動(dòng)即可實(shí)現(xiàn)FXO或E＆M接口功能。目前，該語(yǔ)音卡方案在路由器產(chǎn)品中已獲廣泛采用。

硬件設(shè)計(jì)論文:機(jī)載數(shù)字視頻記錄系統(tǒng)的軟、硬件設(shè)計(jì)

摘要：通過(guò)嵌入式計(jì)算機(jī)PC104對(duì)MPEG A/V編碼芯片SZ1510進(jìn)行配置和控制，可以縮短研制高性能航空機(jī)載環(huán)境下數(shù)字式彩色視頻記錄儀的開(kāi)發(fā)時(shí)間。文中詳細(xì)介紹了該機(jī)載數(shù)字視頻記錄系統(tǒng)的軟、硬件設(shè)計(jì)思想及注意事項(xiàng)。 關(guān)鍵詞：SZ1510；視頻記錄；PC104；新型飛機(jī)

機(jī)載視頻記錄系統(tǒng)在飛行員的日常訓(xùn)練中發(fā)揮著十分重要的作用。該系統(tǒng)可以實(shí)時(shí)記錄飛行器的飛行及訓(xùn)練過(guò)程中的各種信息，能夠直觀、真實(shí)的反映飛行員在空中的飛行和操作情況。通過(guò)地面回放設(shè)備的回放，飛行員可以地把握自身的不足并及時(shí)改進(jìn)，從而提高訓(xùn)練水平。但由于視頻信號(hào)數(shù)據(jù)量大，技術(shù)要求高，國(guó)產(chǎn)飛機(jī)大多沒(méi)有信息監(jiān)視和記錄系統(tǒng)。為了提高我軍戰(zhàn)機(jī)的作戰(zhàn)性能研制一種信息監(jiān)視和記錄系統(tǒng)迫在眉睫。

隨著大規(guī)模集成電路的發(fā)展，采用數(shù)字圖像壓縮技術(shù)實(shí)現(xiàn)高壓縮比、高質(zhì)量的圖像數(shù)字壓縮記錄系統(tǒng)已成為可能。數(shù)字化的記錄方法可以將視頻數(shù)據(jù)經(jīng)過(guò)壓縮記錄在大容量的存儲(chǔ)器上，并能有效消除噪聲、增加記錄時(shí)間、加快拷貝和復(fù)制速度，快速回放和查找，同時(shí)還可以快速地通過(guò)計(jì)算機(jī)網(wǎng)絡(luò)進(jìn)行傳送。基于以上原因，筆者為某新型飛機(jī)研制了高性能的適于航空機(jī)載環(huán)境的數(shù)字式彩色視頻記錄系統(tǒng)。本記錄系統(tǒng)的核心芯片選用以色列Zepax公司的SZ1510 MPEG－1編碼芯片。

1 工作原理

圖1所示是本記錄系統(tǒng)的結(jié)構(gòu)組成示意圖。整個(gè)系統(tǒng)由三大部分組成，即壓縮控制部分、存儲(chǔ)部分和電源部分三大模塊。其中壓縮部分由一路MPEG－1音視頻壓縮電路和控制單元PC－104組成，主要功能是實(shí)現(xiàn)對(duì)輸入音視頻信號(hào)的數(shù)字壓縮。存儲(chǔ)部分由大容量硬盤(pán)組成，用于完成對(duì)壓縮數(shù)據(jù)的長(zhǎng)時(shí)間記錄。電源部分負(fù)責(zé)對(duì)各模塊電路提供電源。

在系統(tǒng)啟動(dòng)時(shí)，主控計(jì)算機(jī)首先對(duì)壓縮卡進(jìn)行初始化，當(dāng)設(shè)置好MPEG－1壓縮格式及數(shù)據(jù)速率后，壓縮卡開(kāi)始工作，并在主控計(jì)算機(jī)的控制下將壓縮后的圖像數(shù)據(jù)寫(xiě)入硬盤(pán)。在工作過(guò)程中，主控計(jì)算機(jī)還將不斷監(jiān)視相關(guān)信號(hào)，并在圖像中加入相應(yīng)的標(biāo)志，直到接收到關(guān)機(jī)信號(hào)，系統(tǒng)自動(dòng)結(jié)束壓縮卡的工作，并關(guān)閉主機(jī)。

2 系統(tǒng)硬件設(shè)計(jì)

整個(gè)系統(tǒng)的核心是以色列Zepax公司的SZ1510 MPEG－1編碼芯片，它由PC104控制，另外，該系統(tǒng)還包括PCI橋芯片PLX9030以及視頻解碼芯片SAA7113等。

2．1 SZ1510芯片簡(jiǎn)介

Zepax公司的SZ1510IC內(nèi)部采用可編程的專(zhuān)業(yè)硬件體系結(jié)構(gòu)，它可以高效使用存儲(chǔ)器，并能合理進(jìn)行資源分配。內(nèi)核采用TI公司的TMS320C54X高性能DSP來(lái)完成MPEG1音頻編碼、解碼以及CD格式的音／視頻流的組合，同時(shí)進(jìn)行一般的系統(tǒng)控制。

該芯片具有功能多、功耗小、溫度范圍寬等特點(diǎn)，其組成電路如圖2所示。它主要由運(yùn)動(dòng)估計(jì)與補(bǔ)償單元、DCT與反DCT變換單元、可變長(zhǎng)編碼單元、控制單元、SDRAM接口單元、通用總線接口單元組成。內(nèi)部的壓縮處理采用流水線結(jié)構(gòu)，開(kāi)機(jī)后只需簡(jiǎn)單的初始化即可獨(dú)立工作，同時(shí)自動(dòng)送出壓縮好的數(shù)據(jù)。外部電路的時(shí)鐘為27MHz，工作電壓為3．3V。

系統(tǒng)中的視頻壓縮有三種比特率可供選擇，其中恒定比特率需要填充冗余，較大比特率不需要填充冗余，而可變比特率的壓縮質(zhì)量比較恒定，但比特率可變。音頻壓縮部分支持3244．1及48kHz取樣率以及音頻PCM、實(shí)時(shí)MPEG12層音頻編碼等。

2．2 PC104計(jì)算機(jī)簡(jiǎn)介

考慮到控制單元的體積、性和控制能力，可選用嵌入式計(jì)算機(jī)PC104作為主控單元。根據(jù)視頻壓縮的特點(diǎn)，推薦選擇安普公司的AmproP5E／266產(chǎn)品，該產(chǎn)品溫度特性好、功能強(qiáng)大、性高、軟硬件移植方便且易于調(diào)試。

3 軟件設(shè)計(jì)

SZ1510共有128個(gè)寄存器，每個(gè)寄存器都有一個(gè)索引號(hào)。外界對(duì)這些寄存器的訪問(wèn)都是通過(guò)IOARI／O Adress Register和IODR（I／O Data Register）來(lái)完成的。訪問(wèn)時(shí)首先將這個(gè)寄存器的索引號(hào)寫(xiě)入IOAR然后將要寫(xiě)的數(shù)據(jù)寫(xiě)入IODR，這樣，SZ1510即可自動(dòng)把數(shù)據(jù)送到某個(gè)寄存器。

主機(jī)訪問(wèn)SZ1510是通過(guò)PLX9030進(jìn)行的。對(duì)PLX9030中寄存器的訪問(wèn)通常是按內(nèi)存方式進(jìn)行的，其方法是常規(guī)段加偏移方式。不過(guò)，它的寄存器訪問(wèn)總線寬度有的是16bits（如0x4c），有的是32bits（如0x50），具體可參考有關(guān)文獻(xiàn)（5）。

3．1 硬件初始化

對(duì)系統(tǒng)硬件的初始化主要是初始化PLX9030和SZ1510。PLX9030的初始化比較簡(jiǎn)單，一是使能中斷，向寄存器0x4c中寫(xiě)入0x0041，二是對(duì)PLX9030的Local bus進(jìn)行軟復(fù)位，即先將寄存器0x50的第30位置1，再將其置0。

SZ1510的初始化過(guò)程如下：

（1）向中斷使能寄存器寫(xiě)入0x40，以使能Ready中斷；

（2）等待SZ1510的Ready中斷；

（3）等到Ready中斷后，向SZ1510的0x1E寄存器寫(xiě)入0x0A，設(shè)置它內(nèi)部的DSP時(shí)鐘為94．5MHz；

（4）向0x013寄存器寫(xiě)入0x55，對(duì)SZ1510進(jìn)行軟復(fù)位；

（5） 向中斷使能寄存器0x0C寫(xiě)入0x40使能Ready中斷；

（6） 等候RDY中斷；

（7） 待Ready中斷后對(duì)SAA7113進(jìn)行初始化；

（8） 對(duì)SZ1510進(jìn)行軟復(fù)位，即向0x0B寄存器寫(xiě)入0x55，同時(shí)向0x0C寄存器寫(xiě)入0x40；

（9） 等待Ready中斷，等到后向SZ1510的內(nèi)部DSP裝載二進(jìn)制代碼；

（10）進(jìn)行SZ1510內(nèi)部視頻壓縮核的二進(jìn)制代碼裝載。

3．2 SZ1510二進(jìn)制代碼的裝載

SZ1510 內(nèi)部有一段程序空間，可用來(lái)裝載二進(jìn)制代碼。這段空間以塊（Blank）為單位，每塊的大小是256字節(jié)。

用于視頻編碼核的二進(jìn)制代碼的裝載空間為0x000～0x004和0x00c等六個(gè)塊，共1．5k字節(jié)代碼。具體裝載的步驟如下：

（1） 向0x2E寄存器寫(xiě)0x01，表示外部的SDRAM是1M×16bits；

（2） 向0x0C寄存器寫(xiě)0x03，使能FIFO Ready 和 End of Data中斷；

（3） 向0x11寄存器寫(xiě)0x1，設(shè)定工作模式為內(nèi)部?jī)?nèi)存寫(xiě)模式；

（4）向0x10寫(xiě)0x20，設(shè)定SZ1510下轉(zhuǎn)第10頁(yè)（上接第6頁(yè)）輸出數(shù)據(jù)的FIFO大小為256字節(jié)；

（5）對(duì)每塊程序空間進(jìn)行二進(jìn)制代碼裝載，具體過(guò)程如下：

向0x08寄存器寫(xiě)0x04，發(fā)送開(kāi)始命令；

等待Ready中斷，清除Ready中斷；

向Data in寄存器0x01寫(xiě)256個(gè)字節(jié)；

等待End of Data中斷，然后清除中斷；

（6）查程序空間的代碼是否裝載完畢，如沒(méi)有，回到（5）繼續(xù)裝載。

3．3 SZ1510視頻數(shù)據(jù)的獲取

SZ1510內(nèi)部有一個(gè)256字節(jié)的FIFO。一旦該FIFO滿(mǎn)，即產(chǎn)生一個(gè)FIFO Ready中斷，以通知主機(jī)讀取FIFO中的數(shù)據(jù)，然后通過(guò)256次讀Data

out寄存器來(lái)完成數(shù)據(jù)傳輸。

4　注意事項(xiàng)SZ1510芯片的PLL PCB設(shè)計(jì)要求如下

（1）應(yīng)用設(shè)計(jì)EMI濾波裝置以減少VDDA的電源噪聲。

（2）LPF到SZ1510的整體電路管腳長(zhǎng)度應(yīng)當(dāng)小于0．5英寸。

（3）設(shè)計(jì)PCB時(shí)，外部LPF應(yīng)盡量接近封裝腳。

（4）VDDA和VSSA端應(yīng)接0．1μF的旁路電容以減少噪音。

硬件設(shè)計(jì)論文:嵌入式系統(tǒng)硬件抽象層的建立及軟件的可移植性設(shè)計(jì)

摘要：在闡述嵌入式系統(tǒng)軟件設(shè)計(jì)方法的基礎(chǔ)上，介紹嵌入式系統(tǒng)底層軟件可移值性設(shè)計(jì)和硬件抽象層的建立；舉例說(shuō)明利用此思想的嵌入式軟件的設(shè)計(jì)及測(cè)試過(guò)程。 關(guān)鍵詞：設(shè)備驅(qū)動(dòng)程序 嵌入式系統(tǒng) 軟件設(shè)計(jì) 可移植性

1 嵌入式系統(tǒng)設(shè)計(jì)

由于嵌入式系統(tǒng)有著體積小、功能集中、性高等優(yōu)點(diǎn)，已被廣泛地應(yīng)用到日常生活的各個(gè)方面，如移動(dòng)通信、工業(yè)控制、醫(yī)療器械，家用電器等。如何縮短嵌入式系統(tǒng)的開(kāi)發(fā)周期，降低開(kāi)發(fā)成本，以及提高產(chǎn)品的性已成為嵌入式行業(yè)普遍關(guān)注的問(wèn)題。在嵌入式系統(tǒng)設(shè)計(jì)中，通常采用以下設(shè)計(jì)方法。

（1）瀑布模式開(kāi)發(fā)過(guò)程

瀑布模式開(kāi)發(fā)過(guò)程工作模式簡(jiǎn)單，任務(wù)的劃分協(xié)調(diào)及人員安排、物質(zhì)材料的分配管理都比較容易。如圖1所示，開(kāi)發(fā)過(guò)程為從硬件到軟件的流水線式進(jìn)行。此類(lèi)開(kāi)發(fā)方式有以下特點(diǎn)：

小系統(tǒng)，如利用8051控制的低速率信號(hào)采集等；

開(kāi)發(fā)所需人力、物力資源有限，一般1個(gè)或幾個(gè)人即可完成；

要求開(kāi)發(fā)人員對(duì)軟、硬件設(shè)計(jì)和制作都比較熟悉；

對(duì)開(kāi)發(fā)周期要求不高，此類(lèi)開(kāi)發(fā)過(guò)程無(wú)疑會(huì)使用最長(zhǎng)的開(kāi)發(fā)周期；

在開(kāi)發(fā)過(guò)程中，任一環(huán)節(jié)的阻塞都會(huì)影響其它環(huán)節(jié)的開(kāi)發(fā)。

（2）V模式開(kāi)發(fā)過(guò)程

V模式開(kāi)發(fā)過(guò)程為一種并行的工作方式，任務(wù)的劃分協(xié)調(diào)及人員安排、物質(zhì)材料的分配都必須考慮不同工作內(nèi)容，如圖2 所示。

開(kāi)發(fā)過(guò)程為硬件和軟件同時(shí)進(jìn)行，聯(lián)合調(diào)試。此類(lèi)開(kāi)發(fā)方式有以下特點(diǎn)：

大系統(tǒng)，如利用PowerPC等處理器設(shè)計(jì)的網(wǎng)絡(luò)交換/訪問(wèn)設(shè)備；

開(kāi)發(fā)人力、物力資源比較豐富；

開(kāi)發(fā)人員分工比較明確，軟件開(kāi)發(fā)者可不需了解太多的硬件信息，而硬件開(kāi)發(fā)人員對(duì)軟件也可不做太多了解；

有利于縮短開(kāi)發(fā)周期；

在開(kāi)發(fā)過(guò)程中，軟、硬件設(shè)計(jì)獨(dú)立進(jìn)行。 硬件開(kāi)發(fā)的阻塞不會(huì)影響軟件開(kāi)發(fā)過(guò)程，同樣，軟件開(kāi)發(fā)的阻塞不會(huì)影響硬件的開(kāi)發(fā)過(guò)程。

但在V模式開(kāi)發(fā)過(guò)程中，仍存在以下問(wèn)題：

設(shè)備驅(qū)動(dòng)程序的可移值性差，與硬件和操作系統(tǒng)均有密切相關(guān)性；

軟件測(cè)試需要等硬件完成以后才能進(jìn)行；

對(duì)于每個(gè)設(shè)備驅(qū)動(dòng)程序設(shè)計(jì)人員都需有軟件和硬件的知識(shí)背景；

在測(cè)試過(guò)程中，很難判斷錯(cuò)誤是由硬件還是由軟件造成的。

為了克服V模式開(kāi)發(fā)過(guò)程中的上述問(wèn)題，本文將V模式開(kāi)發(fā)過(guò)程稍作改進(jìn)，增加了硬件抽象層，對(duì)系統(tǒng)軟硬件起到隔離作用，從而提高系統(tǒng)軟件的可移值性及有效地利用人力資源、縮短開(kāi)發(fā)周期和提高產(chǎn)品的性。

2 基于硬件抽象層的系統(tǒng)軟件設(shè)計(jì)特性

（1）包含硬件抽象層的系統(tǒng)結(jié)構(gòu)

比較圖3和圖4，硬件抽象層把系統(tǒng)軟件和硬件部分隔離開(kāi)來(lái)，這樣就使得系統(tǒng)的設(shè)備驅(qū)動(dòng)程序與硬件設(shè)備無(wú)關(guān)，從而大大提高了系統(tǒng)的可移植性。從軟硬件測(cè)試角度來(lái)看，軟硬件的測(cè)試工作都可分別基于硬件抽象層來(lái)完成，使得軟硬件的測(cè)試工作的并行進(jìn)行成為可能。在抽象層的定義方面，需要規(guī)定統(tǒng)一的軟硬件接口標(biāo)準(zhǔn)，其設(shè)計(jì)工作需要基于系統(tǒng)需求來(lái)做，代碼工作可由對(duì)硬件比較熟悉的人員來(lái)完成。抽象層一般應(yīng)包含相關(guān)硬件的初始化、數(shù)據(jù)的輸入/輸出操作、硬件設(shè)備的配置操作等功能。

（2）包含硬件抽象層的系統(tǒng)開(kāi)發(fā)過(guò)程

如圖5給出的包含硬件抽象層V模式開(kāi)發(fā)過(guò)程，在系統(tǒng)需求分析并定義了軟硬件各自的設(shè)計(jì)要求以后，就需要花費(fèi)一定的時(shí)間來(lái)定義硬件抽象層的接口，以確保硬件設(shè)計(jì)和測(cè)試與軟件設(shè)計(jì)和測(cè)試工作能夠在相同的接口上進(jìn)行，從而有利于最終的軟硬件集成測(cè)試。

從圖5可以看出，在基于硬件抽象層的V模式開(kāi)發(fā)過(guò)程，軟硬件的設(shè)計(jì)和調(diào)試具有無(wú)關(guān)性，并可地并行進(jìn)行。硬件的錯(cuò)誤不會(huì)影響到系統(tǒng)軟件的調(diào)試，同樣軟件設(shè)計(jì)的錯(cuò)誤也不會(huì)影響硬件的調(diào)試工作，這樣就可大大縮短系統(tǒng)的測(cè)試周期和提高系統(tǒng)的性。

（3）硬件抽象層的特點(diǎn)

硬件抽象層接口的定義和代碼設(shè)計(jì)應(yīng)具有以下特點(diǎn)：

硬件抽象層具有與硬件密切相關(guān)性；

硬件抽象層具有與操作系統(tǒng)無(wú)關(guān)性；

接口定義的功能應(yīng)包含硬件或系統(tǒng)所需硬件支持的所有功能；

接口定義簡(jiǎn)單明了，太多接口函數(shù)會(huì)增加軟件模擬的復(fù)雜性；

具有可測(cè)性的接口設(shè)計(jì)有利于系統(tǒng)的軟硬件測(cè)試和集成。

3 硬件抽象層的設(shè)計(jì)示例

硬件抽象層接口的設(shè)計(jì)一般應(yīng)包含以下幾個(gè)步：

分析接口的數(shù)據(jù)傳輸特性（雙向/單向數(shù)據(jù)傳輸，字節(jié)型/數(shù)據(jù)幀型傳輸模式）；

分析接口配置屬性；

定義接口所需的相關(guān)函數(shù)。

下面給出以字符為單位進(jìn)行數(shù)據(jù)傳輸?shù)腢ART接口硬件抽象層的接口定義內(nèi)容：

設(shè)備初始化函數(shù)

BOOL InitDevice（Device_Register *regs, Device_Attribute *attr）

① 及時(shí)個(gè)參數(shù)為指向設(shè)備寄存器結(jié)構(gòu)的指針，用來(lái)索引設(shè)備的相關(guān)寄存器。

② 第二個(gè)參數(shù)為一個(gè)設(shè)備屬性的結(jié)構(gòu)，用于描述設(shè)備初始化設(shè)置的屬性（波特率、校驗(yàn)位等等）。

③ 函數(shù)返回一個(gè)布爾類(lèi)型，用于描述初始化過(guò)程的正確性。

設(shè)備字符>！

BOOL ReadDevice（Device_Register *regs, unsigned char *c）

① 及時(shí)個(gè)參數(shù)為指向設(shè)備寄存器結(jié)構(gòu)的指針，用來(lái)索引設(shè)備的相關(guān)寄存器。

② 第二個(gè)參數(shù)為指向字符的地址空間，用于保存設(shè)備輸入的字符。

③ 函數(shù)返回一個(gè)布爾類(lèi)型，用于描述設(shè)備字符輸入的正確性。

設(shè)備字符輸出

BOOL WriteDevice（Device_Register *regs, unsigned char c）

① 及時(shí)個(gè)參數(shù)為指向設(shè)備寄存器結(jié)構(gòu)的指針，用來(lái)索引設(shè)備的相關(guān)寄存器。

② 第二個(gè)參數(shù)為設(shè)備所要輸出的字符。

③ 函數(shù)返回一個(gè)布爾類(lèi)型，用于描述設(shè)備字符輸出的正確性。 設(shè)備屬性設(shè)置

BOOL SetDevice（Device_Register *regs, Device_Attribute *attr）

① 及時(shí)個(gè)參數(shù)為指向設(shè)備寄存器結(jié)構(gòu)的指針，用來(lái)索引設(shè)備的相關(guān)寄存器。

② 第二個(gè)參數(shù)為一個(gè)設(shè)備屬性的結(jié)構(gòu)，用于描述設(shè)備初始化設(shè)置的屬性（波特率、校驗(yàn)位等等）。

③ 函數(shù)返回一個(gè)布爾類(lèi)型，用于描述設(shè)備屬性設(shè)置的正確性。

4 結(jié) 論

以上所述的是作者在多年嵌入式系統(tǒng)開(kāi)發(fā)中所總結(jié)出的開(kāi)發(fā)流程，并在實(shí)踐應(yīng)用中起到了很好的效果。相信在一個(gè)較為復(fù)雜的嵌入式系統(tǒng)開(kāi)發(fā)過(guò)程中，很好地利用上述開(kāi)發(fā)流程，將會(huì)有利于提高系統(tǒng)的可移植性、減少產(chǎn)品的開(kāi)發(fā)和測(cè)試周期，并能很好地保障產(chǎn)品的性。