本書(shū)以數(shù)字邏輯為基礎(chǔ)，介紹了數(shù)字電路的基本理論、分析方法、綜合方法和實(shí)際應(yīng)用。本書(shū)共分8章，第1章介紹數(shù)制之間的轉(zhuǎn)換及常用的編碼； 第2章介紹邏輯代數(shù)及邏輯化簡(jiǎn)的基本方法； 第3章介紹幾個(gè)常用的組合邏輯模塊的應(yīng)用； 第4章和第5章介紹時(shí)序電路的分析、設(shè)計(jì)方法和中規(guī)模邏輯模塊的應(yīng)用； 第6章介紹數(shù)/模和模/數(shù)轉(zhuǎn)換電路； 第7章介紹可編程邏輯器件的原理及應(yīng)用； 第8章以大量例題為背景介紹硬件描述語(yǔ)言VHDL。每章后面附有相應(yīng)的習(xí)題。 本書(shū)可作為高等學(xué)校通信、電氣、電子信息、計(jì)算機(jī)、自動(dòng)化等專業(yè)的大學(xué)本科教材，也可供其他從事電子技術(shù)工作的工程技術(shù)人員參考。
本書(shū)是根據(jù)作者多年教學(xué)經(jīng)驗(yàn)編寫(xiě)而成，在版的基礎(chǔ)上對(duì)內(nèi)容進(jìn)行了修正和更新。適應(yīng)對(duì)象為高等院校本科電子信息、通信工程、電氣工程及自動(dòng)化、機(jī)電工程及計(jì)算機(jī)科學(xué)與技術(shù)等專業(yè)。“數(shù)字邏輯電路分析與設(shè)計(jì)”是這些專業(yè)的一門(mén)必修的、重要的技術(shù)基礎(chǔ)課，讓學(xué)生建立對(duì)數(shù)字系統(tǒng)的基本概念、熟悉常用的基本器件、掌握基本的分析方法，從而掌握實(shí)際數(shù)字系統(tǒng)的分析和設(shè)計(jì)能力。
目錄
第1章數(shù)字電路基
1.1數(shù)字信號(hào)與數(shù)字電路
1.1.1數(shù)字信號(hào)
1.1.2數(shù)字電路
1.2數(shù)值
1.2.1各種進(jìn)制的表示
1.2.2各種進(jìn)制之間的轉(zhuǎn)換
1.3二值編碼
1.3.1帶符號(hào)數(shù)的表示
1.3.2常用的二十進(jìn)制碼
1.3.3n位十進(jìn)制數(shù)的BCD碼表示及8421 BCD碼的加/減法
1.4邏輯關(guān)系
1.4.1基本邏輯關(guān)系
1.4.2復(fù)合邏輯關(guān)系
1.5邏輯關(guān)系與數(shù)字電路
習(xí)題1
第2章邏輯函數(shù)與組合電路基
2.1邏輯代數(shù)
2.1.1邏輯代數(shù)的基本公式
2.1.2邏輯代數(shù)的基本規(guī)則
2.1.3邏輯函數(shù)的公式法化
2.2邏輯函數(shù)的標(biāo)準(zhǔn)形式
2.2.1最小項(xiàng)與最小項(xiàng)表達(dá)式
2.2.2較大項(xiàng)與較大項(xiàng)表達(dá)式
2.2.3最小項(xiàng)與較大項(xiàng)的關(guān)系
2.3卡諾圖及其化
2.3.1卡諾圖
2.3.2邏輯函數(shù)與卡諾圖
2.3.3用卡諾圖化簡(jiǎn)邏輯函數(shù)
2.3.4對(duì)具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)的化
2.4組合電路的設(shè)計(jì)基
2.4.1編碼器的設(shè)計(jì)
2.4.2譯碼器的設(shè)計(jì)
2.4.3數(shù)據(jù)選擇器的設(shè)計(jì)
2.4.4數(shù)值比較器的設(shè)計(jì)
2.4.52位加法器的設(shè)計(jì)
習(xí)題2
第3章組合邏輯電路設(shè)計(jì)
3.1集成邏輯電路的電氣特性
3.1.1集成電路的主要電氣指標(biāo)
3.1.2邏輯電路的輸出結(jié)構(gòu)
3.1.3芯片使用中注意的問(wèn)題
3.1.4正、負(fù)邏輯極性
3.1.5常用門(mén)電路
3.2常用組合邏輯模塊
3.2.14位并行加法器
3.2.2數(shù)值比較器
3.2.3譯碼器
3.2.4數(shù)據(jù)選擇器
3.2.5總線收發(fā)器
3.3應(yīng)用實(shí)例
3.4險(xiǎn)象與競(jìng)爭(zhēng)
3.4.1險(xiǎn)象的分類
3.4.2不考慮延遲時(shí)的電路輸出
3.4.3邏輯險(xiǎn)象及其消除
3.4.4功能險(xiǎn)象
3.4.5動(dòng)態(tài)險(xiǎn)象
習(xí)題3
第4章時(shí)序電路基
4.1集成觸發(fā)器
4.1.1基本RS觸發(fā)器
4.1.2鐘控RS觸發(fā)器
4.1.3D觸發(fā)器
4.1.4JK觸發(fā)器
4.2觸發(fā)器的應(yīng)用
4.2.1D觸發(fā)器的應(yīng)用
4.2.2JK觸發(fā)器的應(yīng)用
4.2.3異步計(jì)數(shù)器
4.3同步時(shí)序邏輯電路
4.3.1時(shí)序邏輯電路的基本概念
4.3.2米里型電路的分析舉例
4.3.3莫爾型電路分析舉例
4.3.4自啟動(dòng)
4.4集成計(jì)數(shù)器及其應(yīng)用
4.4.1集成計(jì)數(shù)器
4.4.2任意模計(jì)數(shù)器
4.4.3計(jì)數(shù)器的擴(kuò)展
4.4.4集成計(jì)數(shù)器應(yīng)用舉例
4.5集成移位寄存器及其應(yīng)用
4.5.1集成移位寄存器
4.5.2移位型計(jì)數(shù)器
4.5.3移位寄存器在數(shù)據(jù)轉(zhuǎn)換中的應(yīng)用
習(xí)題4
第5章同步時(shí)序電路和數(shù)字系統(tǒng)設(shè)計(jì)
5.1同步時(shí)序電路的基本設(shè)計(jì)方法
5.1.1原始狀態(tài)圖和狀態(tài)表的建立
5.1.2用觸發(fā)器實(shí)現(xiàn)狀態(tài)分配
5.1.3導(dǎo)出觸發(fā)器的激勵(lì)方程和輸出方程
5.2用“觸發(fā)器組合狀態(tài)法”設(shè)計(jì)同步時(shí)序邏輯電路
5.2.1寫(xiě)出編碼狀態(tài)表
5.2.2化簡(jiǎn)觸發(fā)器激勵(lì)函數(shù)的卡諾圖
5.2.3畫(huà)出邏輯圖
5.3用“觸發(fā)器直接狀態(tài)法”設(shè)計(jì)同步時(shí)序邏輯電路
5.3.1觸發(fā)器狀態(tài)的直接分配
5.3.2做出邏輯次態(tài)表
5.3.3導(dǎo)出各觸發(fā)器的激勵(lì)方程和電路的輸出方程
5.3.4畫(huà)出邏輯圖
5.4同步時(shí)序電路中的時(shí)鐘偏移
5.4.1時(shí)鐘偏移現(xiàn)象
5.4.2時(shí)鐘偏移的后果
5.4.3防止時(shí)鐘偏移的方法
習(xí)題5
第6章集成ADC和DAC的基本原理與結(jié)構(gòu)
6.1集成數(shù)模轉(zhuǎn)換器
6.1.1二進(jìn)制權(quán)電阻網(wǎng)絡(luò)DAC
6.1.2二進(jìn)制T形電阻網(wǎng)絡(luò)DAC
6.2DAC的主要技術(shù)參數(shù)
6.2.1最小輸出電壓和滿量程輸出電壓
6.2.2分辨率
6.2.3轉(zhuǎn)換誤差和產(chǎn)生原因
6.2.4DAC的建立時(shí)間
6.3集成模數(shù)轉(zhuǎn)換器
6.3.1ADC的處理過(guò)程
6.3.2并行型 ADC
6.3.3逐次比較逼近型ADC
6.3.4雙積分型ADC
6.4ADC的主要技術(shù)參數(shù)
習(xí)題6
第7章可編程邏輯器件及其應(yīng)用基
7.1PLD的基本原理
7.1.1PLD的基本組成
7.1.2PLD的編程和陣列結(jié)構(gòu)
7.1.3PLD的邏輯符號(hào)
7.2只讀存儲(chǔ)器
7.2.1ROM的組成原理
7.2.2ROM在組合邏輯設(shè)計(jì)中的應(yīng)用
7.3可編程邏輯陣列
7.3.1組合邏輯PLA電路
7.3.2時(shí)序邏輯PLA電路
習(xí)題7
第8章硬件描述語(yǔ)言基
8.1硬件描述語(yǔ)言概述
8.2VHDL語(yǔ)言描述數(shù)字系統(tǒng)的基本方法
8.2.1VHDL庫(kù)和包
8.2.2實(shí)體描述語(yǔ)句
8.2.3結(jié)構(gòu)體描述
8.3VHDL中的賦值、判斷和循環(huán)語(yǔ)句
8.3.1信號(hào)和變量的賦值語(yǔ)句
8.3.2IFELSE語(yǔ)句
8.3.3CASE語(yǔ)句
8.3.4LOOP語(yǔ)句
8.3.5NEXT、EXIT語(yǔ)句
8.4進(jìn)程語(yǔ)句
8.5VHDL設(shè)計(jì)組合邏輯電路舉例
8.6VHDL設(shè)計(jì)時(shí)序邏輯電路舉例
8.6.1時(shí)鐘信號(hào)的描述
8.6.2觸發(fā)器的同步和非同步復(fù)位的描述
習(xí)題8
主要參考文獻(xiàn)
第3章組合邏輯電路設(shè)計(jì)一般說(shuō)來(lái)，根據(jù)輸出信號(hào)對(duì)輸入信號(hào)響應(yīng)的不同,邏輯電路可以分為兩類： 一類是組合邏輯電路，稱為組合電路； 另一類是時(shí)序邏輯電路，稱為時(shí)序電路。在組合邏輯電路中，電路在任一時(shí)刻的輸出信號(hào)僅決定于該時(shí)刻的輸入信號(hào)，而與電路原有的輸出狀態(tài)無(wú)關(guān)。從電路結(jié)構(gòu)上來(lái)看，組合邏輯電路的輸出端和
圖31組合邏輯電路的結(jié)構(gòu)框圖
輸入端之間沒(méi)有反饋回路，其一般結(jié)構(gòu)如圖31所示。
對(duì)于組合邏輯電路的工程實(shí)現(xiàn)，可分為兩種情況。及時(shí)種情況是，根據(jù)已導(dǎo)出的邏輯圖，從市場(chǎng)上選用由集成電路制造商提供的集成電路芯片，從而構(gòu)成具有預(yù)定功能的電氣裝置或部件，例如印刷電路板。第二種情況是，從集成電路設(shè)計(jì)軟件的元件庫(kù)中，選擇相應(yīng)的門(mén)及功能塊，進(jìn)而構(gòu)成集成電路芯片。無(wú)論何種情況，邏輯設(shè)計(jì)師必然十分熟悉各種實(shí)用芯片和功能塊的電氣特性，以及它們的邏輯功能，從而正確地、靈活地使用它們。本章將依托及時(shí)種實(shí)現(xiàn)情況，先介紹集成電路的主要電氣特性，再介紹常用的組合邏輯模塊，進(jìn)而討論組合邏輯電路的設(shè)計(jì)。3.1集成邏輯電路的電氣特性市售的集成電路芯片，按制作工藝的不同和工作機(jī)理的不同，可分為T(mén)TL(晶體管晶體管邏輯)、MOS(金屬 氧化物半導(dǎo)體邏輯)和ECL(發(fā)射極耦合邏輯)等。在MOS工藝的基礎(chǔ)上，發(fā)展而來(lái)的CMOS(互補(bǔ)MOS邏輯)和TTL這兩種集成電路得到了最為廣泛的應(yīng)用。本節(jié)主要介紹這兩種電路。TTL是出現(xiàn)較早的一種集成電路，在20世紀(jì)70到 80年代占有統(tǒng)治地位。按照允許的工作環(huán)境，可分為74系列和54系列，一般的工作電壓為5V左右。常用的為74系列，工作的溫度范圍是0～70℃； 54系列可在較大的環(huán)境溫度范圍(-55～125℃)內(nèi)工作，價(jià)格昂貴，主要用于環(huán)境條件十分惡劣的一些軍用產(chǎn)品中。4000系列是美國(guó)半導(dǎo)體公司早期開(kāi)發(fā)的CMOS集成電路，因其功耗小而在過(guò)去的一段時(shí)間里也得到了較廣泛的應(yīng)用，它的工作電壓范圍比較寬(5～18V)。后來(lái)，又發(fā)展了多種類型CMOS電路，例如HC(高速CMOS)、AHC(高級(jí)高速CMOS)、AC(高級(jí)CMOS)、HCT(與TTL兼容的高速CMOS)、ACT(與TTL兼容的高級(jí)CMOS)以及AHCT(與TTL兼容的高級(jí)高速CMOS)等類型，它們的工作電壓都是5V。由于當(dāng)時(shí) TTL所表現(xiàn)的優(yōu)點(diǎn)及市場(chǎng)占有率，在分類和命名規(guī)則方面也向TTL靠攏，分為74和54兩個(gè)系列，采用與TTL相同的功能號(hào)，例如74 ACT00等。進(jìn)入20世紀(jì)90年代以后，又發(fā)展了低壓CMOS電路，例如LV(低壓)、LVC(低壓CMOS)、ALVC(高級(jí)低壓CMOS)和ALVT(高級(jí)低壓工藝)等。LV和LVC的工作電壓為3.3V，ALVC和ALVT的工作電壓為2.5V。相對(duì)而言，TTL的工作速度較快，CMOS的功耗較小，為此把兩者集成在同一芯片上，取長(zhǎng)補(bǔ)短，便產(chǎn)生了雙極型與CMOS的混合工藝——BiCMOS工藝。ABT(高級(jí)BiCMOS工藝)就是表示采用這一工藝的一類集成電路。近年來(lái)，CMOS工藝取得了長(zhǎng)足進(jìn)步，工作速度也越來(lái)越高，在LSI和VLSI中，得到了普遍采用。不同工藝的集成電路的電氣指標(biāo)均不盡相同，集成電路手冊(cè)對(duì)各種集成電路芯片的邏輯功能和它們的電氣指標(biāo)都作了詳細(xì)的說(shuō)明?，F(xiàn)以TTL與非門(mén)為例來(lái)說(shuō)明主要電氣指標(biāo)的含義，以便正確選擇和使用這些芯片。3.1.1集成電路的主要電氣指標(biāo)1. 輸出電壓與輸入電壓
對(duì)于如圖32(a)所示的2輸入與非門(mén)，在邏輯上，當(dāng)a b=0時(shí)，c=1。這時(shí)門(mén)電路的輸出電壓vc應(yīng)為高電平。這一電平的實(shí)際值，將因集成電路的工藝不同而不同。對(duì)于TTL集成電路而言，空載時(shí)理論上約為3.6V。由于電路工作狀態(tài)的不同，實(shí)際值將低于這一數(shù)值。人們規(guī)定，如果TTL電路的實(shí)際電平vc≥2.4V，則仍認(rèn)為該集成電路是合格的，否則，將是不合格的。所以2.4V是TTL電路輸出高電平時(shí)允許的低電平，用VOH來(lái)表示。不同工藝的集成電路的VOH的值在圖32中可以查得。
圖32集成電路應(yīng)用
對(duì)于圖32(a)所示的2輸入與非門(mén)，在邏輯上，當(dāng)a b = 1時(shí)，c=0。這時(shí)門(mén)電路的輸出電壓vc應(yīng)為低電平。這一電平的實(shí)際值，對(duì)TTL電路而言，約為0.1V。同樣，因?yàn)殡娐饭ぷ鳡顟B(tài)的不同，實(shí)際值略高于這一數(shù)值。人們規(guī)定，如果TTL電路實(shí)際電平vc≤0.4V，則仍認(rèn)為該集成電路是合格的，否則，將是不合格的。所以0.4V是TTL電路輸出低電平時(shí)允許的較高電平，記作VOL。不同工藝的集成電路的VOL可從圖32中查到。
考察集成電路的輸入電壓vI。如欲在集成電路的輸入端加入邏輯0，即低電平，那么，實(shí)際的電平應(yīng)為多大呢？對(duì)于TTL電路而言，vI應(yīng)小于等于0.8V，記作VIL。VIL是可被集成電路確認(rèn)為輸入低電平的較高電平。與此對(duì)應(yīng)，VIH則是可被集成電路確認(rèn)為輸入高電平的低電平。TTL電路的VIH=2.0V。圖32給出了不同工藝集成電路的VIL和VIH。有時(shí)候，把VIL記作VILmax或VILOFF，稱為關(guān)門(mén)電平； 把VIH記作VIHmin或VON，稱為開(kāi)門(mén)電平。上述4個(gè)指標(biāo)表明： 當(dāng)兩塊集成電路級(jí)聯(lián)時(shí)，必然考慮彼此間的電平匹配，僅當(dāng)前一級(jí)芯片的VOH大于后一級(jí)的VIH以及前一級(jí)芯片的VOL小于后一級(jí)的VIL時(shí)，才能保障電路在正常條件下正常工作。在圖33中給出了一個(gè)參數(shù)Vth稱為閾值電平。Vth是進(jìn)行粗略估算用的，如果vI>Vth，則輸入為高電平； 反之，輸入為低電平。
